[51] Int. Cl⁷

G11B 5/39

G11C 11/02



[12] 发明专利说明书

[21] ZL 专利号 00135319.5

[45] 授权公告日 2005年1月19日

[11] 授权公告号 CN 1185630C

[22] 申请日 2000.9.15 [21] 申请号 00135319.5 [30] 优先权

[32] 1999. 9.16 [33] JP [31] 262327/1999

[32] 1999. 9.17 [33] JP [31] 263741/1999

[32] 2000. 9. 1 [33] JP [31] 265663/2000

[32] 2000. 9. 1 [33] JP [31] 265664/2000

[71] 专利权人 株式会社东芝

地址 日本神奈川县

[72] 发明人 猪俣浩一郎 中岛健太郎 齐藤好昭 砂井正之 岸达也

审查员 李 迪


[74] 专利代理机构 中国国际贸易促进委员会专利 商标事务所 代理人 王以平

权利要求书1页 说明书36页 附图17页

[54] 发明名称 磁存储装置

[57] 摘要

一种磁存储装置,其特征在于包括:存储单元,其具有:磁化方向锁定的第一磁化锁定层、第一介电层、磁化方向可反转的磁记录层、第二介电层和磁化方向锁定的第二磁化锁定层;沿第一方向延伸的位线;和沿与上述第一方向相交的第二方向延伸的字线;上述磁记录层包含磁性层、非磁性层和磁性层三层膜,构成该三层膜的两个磁性层反离极性层,在与各介电层相接的区域中上述两个磁化锁定层的磁化方向基本是反平行的;在不施加电流磁场时,在与第一介电层相接的区域中上述第一磁化锁定层和上述磁记录层的磁性层的磁化方向基本是平行或反平行电层相接的区域中上述第二磁化锁定层和上述磁记录层的磁性层的磁化方向基本是平行或反平行的。



1. 一种磁存储装置, 其特征在于包括:

存储单元,其具有:磁化方向锁定的第一磁化锁定层、第一介电层、磁化方向可反转的磁记录层、第二介电层和磁化方向锁定的第二磁化锁定层;

沿第一方向延伸的位线; 和

沿与上述第一方向相交的第二方向延伸的字线;

上述磁记录层包含磁性层、非磁性层和磁性层三层膜,构成该三层膜的两个磁性层反铁磁性耦合;

在与各介电层相接的区域中上述两个磁化锁定层的磁化方向基本是反 平行的;

在不施加电流磁场时,在与第一介电层相接的区域中上述第一磁化锁定 层和上述磁记录层的磁性层的磁化方向基本是平行或反平行的;

在不施加电流磁场时,在与第二介电层相接的区域中上述第二磁化锁定层和上述磁记录层的磁性层的磁化方向基本是平行或反平行的。

2. 如权利要求1所述的磁存储装置,其特征在于:

上述第一磁化锁定层的长度比上述第二磁化锁定层和上述磁记录层的长度长,以减小来自上述第一磁化锁定层的漏磁场对磁记录层的影响。

3. 如权利要求1所述的磁存储装置,其特征在于:

上述第一和第二磁化锁定层中的一个包含一个磁性层,而另一个包含两个磁性层。

4. 如权利要求1所述的磁存储装置, 其特征在于:

上述第一和第二磁化锁定层中的一个包含两个磁性层,而另一个包含三个磁性层。

磁存储装置

技术领域

本发明涉及具有铁磁性双隧道结的磁电阻元件和使用该磁电阻元件的磁存储装置。

背景技术

磁电阻效应是把磁场加在强磁体上时电阻发生变化的现象。因为利用磁电阻效应的磁电阻元件 (MR 元件) 具有温度稳定性好,使用温度范围宽的优点,所以广泛用在磁头和磁传感器等上。最近已能试制磁存储装置[磁电阻存储器件或随机磁存储器 (MRAM)]等。这些磁电阻元件对外部磁场的灵敏度高,响应速度快,这些都是求之不得的性能。

近年来又正在研制具有在两个铁磁层之间插入介电层的夹层膜、利用在膜面上垂直流过隧道电流的磁电阻元件,即所谓铁磁性隧道结元件[隧道结型磁电阻元件 (TMR)]。铁磁性隧道结元件显示出 20%以上的磁电阻变化率[J. APP1. Phys. 79, 4724 (1996)]。因此使将 TMR 应用到磁头和磁电阻存储器上的可能性增加。可是对这种铁磁性单隧道结的元件而言,存在当为了获得希望的输出电压而增加施加电压时,磁电阻变化率下降相当多的问题 [Phys. Rev Lett 74, 3273 (1995)]。

另外,有人建议靠近构成铁磁性单隧道结的一个铁磁层设置反铁磁层, 并且有把该铁磁层作为锁定层的构造的铁磁性单结隧道元件 (特开平 10-4227)。然而,这种铁磁性单结隧道元件也同样存在当为了获得希望的输 出电压而必需增加施加电压时,磁电阻的变化率下降得相当多的问题。

另一方面,理论上认为在具有形成所谓 Fe/Ge/Fe/Ge/Fe 层叠结构的铁磁性双隧道结的磁电阻元件中,由于自旋偏振共振隧道效应可以获得大的 MR变化率[Phys. Rev. B56,5484(1997)]。然而这是低温(8K)结果,在室温下是否发生上述现象还没有预言。此外,在该例中没有采用 Al2O3、SiO2 和AIN 等介电体。而且上述构造的铁磁性双隧道结元件存在下述问题:因为没有被反铁磁层锁定的铁磁层,所以在应用在 MRAM 等上时,由于多次写入,结果使磁化锁定层的一部分磁矩旋转,引起输出逐渐下降。

还有人提出含有使磁性粒子弥散的介电层的铁磁性多隧道结元件[Phys, Rev, B56(10)R5747 (1977); 应用磁学学会志 23, 4-2 (1999); APPI, Phys, Lett. 73 (19), 2829 (1998)]。因为用这些元件能获得 20%以上的磁电阻变

化率,所以有望在磁头和磁电阻存储器上应用。特别是铁磁性双隧道结元件具有即使增加施加电压,磁电阻变化减少小的优点。但这些元件又存在下述问题;因为没有被反铁磁层锁定的铁磁层,结果在应用在 MRAM 等上时,因多次写入而使磁化锁定层的一部分磁矩旋转,使输出逐渐下降。另外,就利用由连续膜组成的铁磁层铁磁性双隧道结元件[APPI, Phys, Lett. 73(19),2829(1998)]而言,因为被介电层夹持的铁磁层由 Co、Ni80Fe2O 等单层膜组成的,所以对用于因电流磁场使磁矩反转的磁场不能自由设计。除了这个问题以外,还存在加工磁滞伸缩大的 Co 等时,使矫顽力变大的问题。

在把铁磁性隧道结元件应用到 MRAM 等上的情况下,由于在配线(位线或字线)中流过电流,所以在磁化没有锁定的铁磁层(自由层,磁记录层)上施加外部磁场(电流磁场)时,使磁记录层的磁化反向。然而随着存储单元缩小磁记录层的磁化反向到需要的磁场(开关磁场)强度却增大,所以为了写入,在配线中必需流过大电流。因此,随着 MRAM 的存储容量的增大,写入时消耗的电功率增加。例如在 1Gb 以上的高密度的 MRAM 的器件中,在用电流磁场写入时,配线中流过的电流密度增大,还存在配线被熔融的危险。

作为解决这种问题的一个方法是注入自旋偏振的自旋电流,进行磁化反向的尝试[J, Mag. Mag. Mat, 159(1996)L1; J, Mag. Mag. Mat, 202(1999)157]。可是就注入自旋电流进行磁化反向的方法而言,因流过 TMR 元件的电流密度变大,而存在隧道绝缘层被破坏的危险。因此还没有人提出适合自旋注入的元件结构。

发明内容

本发明的目的在于提供一种隧道结型的磁电阻元件和磁存储装置,该磁电阻元件和磁存储装置能在为获得所希望的输出电压值而增加施加电压时,磁电阻变化率不减少太多,也不存在因写入使磁化锁定层的一部分磁矩旋转而使输出缓慢下降的问题,还允许自由设计用于使铁磁层的磁矩反转的反转磁场。

本发明的另一目的是提供一种能抑制随着存储单元缩小使用于磁记录层的磁化反向的磁场增加的隧道结型磁电阻抗元件和磁存储装置。

本发明的又一目的是提供一种具有适合自旋注入的结构并能抑制流过 配线和 TMR 元件中电流的密度增加的磁存储装置,和向该磁存储装置写入 的方法。

本发明的第一磁电阻元件具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二介电层/第三铁磁层/第二反铁磁层叠层的铁磁性双隧道结; 上述第二铁磁层由 Co 基合金或 Co 基合金/Ni—Fe/Co 基合金三层膜构成; 在上述第一至第三铁磁层中流过隧道电流。 本发明的第二磁电阻元件具有由第一铁磁层/第一介电层/第二铁磁层/第一反铁磁层/第三铁磁层/第二介电层/第四铁磁层叠层的铁磁性双隧道结;上述第一和第四铁磁层由 Co 基合金或 Co 基合金/Ni—Fe 合金/Co 基合金三层膜构成;上述第一至第四铁磁层中流过隧道电流。

本发明的第三磁电阻元件具有由第一反铁磁层/第一铁磁层/第一介电层/第二铁磁层/第二反铁磁层/第三铁磁层/第二介电层/第四铁磁层/第三反铁磁层叠层的铁磁性双隧道结;上述第一和第四铁磁层或上述第二和第三铁磁层由 Co 基合金或 Co 基合金/Ni—Fe 合金/Co 基合金三层膜构成;在上述第一至第四铁磁层中流过隧道电流。

本发明的第四磁电阻元件具有由第一铁磁层/第一介电层/第二铁磁层/第一非磁性层/第三铁磁层/第二非磁性层/第四铁磁层/第二介电层/第五铁磁层叠层的铁磁性双隧道结;互相邻接的第二、第三和第四铁磁层通过非磁性层反铁磁性结合,上述第一和第五铁磁层由 Co 基合金或 Co 基合金/ Ni—Fe 合金/Co 基合金三层膜构成;在上述第一至第五铁磁层中流过隧道电流。

在本发明的磁电阻元件中上述的 Co 基合金或 Co 基合金/Ni-Fe 合金/Co 基合金三层膜的膜厚最好是 1-5nm。

本发明的磁存储装置具有晶体管或二极管和第一至第四中的任何磁电阻元件。

本发明的磁存储装置具有晶体管或二极管和第一或第三磁电阻元件,上述磁电阻元件的至少最上层的反铁磁层构成数据线的一部分。

本发明的另一种磁存储装置具有磁化方向锁定的第一磁化锁定层、第一介电层、磁化方向可反转的磁记录层、第二介电层和磁化方向锁定的第二磁化锁定层;上述磁记录层包含磁性层、非磁性层和磁性层三层膜,构成该三层膜的两个磁性层反铁磁性结合;连接上述两个磁化锁定层的介电层的区域的磁化方向基本是反平行的。

本发明的又一种磁存储装置具有磁化方向锁定的第一磁化锁定层、第一介电层、沿磁化方向可反转的磁记录层、第二介电层、沿磁化方向锁定的第二磁化锁定层;上述磁记录层包含磁性层,非磁性层和磁性层三层膜,构成该三层膜的两个磁性层反铁磁性结合;上述第一磁化锁定层的长度比上述第二磁化锁定层和上述磁记录层的长度长;连接上述两个磁化锁定层的介电层的区域的磁化方向基本是反平行的。

向上述磁存储装置写入的方法包括在通过构成的磁存储装置的上述第一或第二磁化锁定层向上述磁记录层供给自旋电流的同时,在使写入用的配线中流过电流时,电流磁场就加在上述磁记录层上。

本发明的另一磁电阻元件具有由第一反铁磁层/第一铁磁层/第一隧道绝缘层/第二铁磁层/第一非磁性层/第三铁磁层/第二非磁性层/第四铁磁层/第二隧道绝缘层/第五铁磁层/第二反铁磁层叠层的铁磁性双隧道结;第二和第三铁磁层通过第一非磁性层反铁磁性结合;第三和第四铁磁层通过第二非磁性层反铁磁性结合。

本发明的代表性方案可概括如下:

- 1. 一种磁存储装置,其特征在于包括:存储单元,其具有:磁化方向锁定的第一磁化锁定层、第一介电层、磁化方向可反转的磁记录层、第二介电层和磁化方向锁定的第二磁化锁定层;沿第一方向延伸的位线;和沿与上述第一方向相交的第二方向延伸的字线;上述磁记录层包含磁性层、非磁性层和磁性层三层膜,构成该三层膜的两个磁性层反铁磁性耦合;在与各介电层相接的区域中上述两个磁化锁定层的磁化方向基本是反平行的;在不施加电流磁场时,在与第一介电层相接的区域中上述第一磁化锁定层和上述磁记录层的磁性层的磁化方向基本是平行或反平行的;在不施加电流磁场时,在与第二介电层相接的区域中上述第二磁化锁定层和上述磁记录层的磁性层的磁化方向基本是平行或反平行的。
- 2. 如(1)所述的磁存储装置,其特征在于:上述第一磁化锁定层的长度比上述第二磁化锁定层和上述磁记录层的长度长,以减小来自上述第一磁化锁定层的漏磁场对磁记录层的影响。
- 3. 如 (1) 所述的磁存储装置,其特征在于:上述第一和第二磁化锁定层中的一个包含一个磁性层,而另一个包含两个磁性层。
- 4. 如(1)所述的磁存储装置,其特征在于:上述第一和第二磁化锁定层中的一个包含两个磁性层,而另一个包含三个磁性层。 附图说明
 - 图 1 是本发明的第一磁电阻元件的基本构造的剖视图;
 - 图 2 是本发明的第二磁电阻元件的基本构造的剖视图;
 - 图 3 是本发明的第三磁电阻元件的基本构造的剖视图;
 - 图 4 是本发明的第四磁电阻元件的基本构造的剖视图;
 - 图 5 是本发明的第四磁电阻元件的变型例的基本构造的剖视图;
- 图 6 是 MOS 晶体管和铁磁性双隧道结组合在一起的 MRAM 的等效电 路图;
- 图 7 是铁磁性双隧道结元件的锁定层构成数据线的一部分的图 6 的 MRAM 剖视图;
 - 图 8 是二极管和铁磁性双隧道结元件组合在一起的 MRAM 等效电路图;

- 图 9 是铁磁性双隧道结元件的锁定层构成数据线的一部分的图 8 的 MRAM 剖视图:
 - 图 10 是用在本发明的其它 MRAM 上的铁磁性双隧道结元件的剖视图;
 - 图 11 是用在本发明的其它 MRAM 上的铁磁性双隧道结元件的剖视图;
 - 图 12 是用在本发明的其它 MRAM 上的铁磁性双隧道结元件的剖视图;
 - 图 13 是表示与本发明有关的 MRAM 例的剖视图;
 - 图 14 是表示与本发明有关的 MRAM 的其它例的剖视图:
 - 图 15 是表示与本发明有关的磁电阻元件的其它例的剖视图;
 - 图 16 是表示与本发明有关的磁电阻元件的其它例的剖视图;
 - 图 17 是表示与本发明有关的磁电阻元件的其它例的剖视图;
- 图 18 是搭載包含与本发明有关的隧道结型磁电阻元件的磁电阻磁头的磁头装置斜视图:
 - 图 19 是表示搭載如图 18 所示的磁头装置的磁盘装置内部构造斜视图;
 - 图 20 是表示实施例 1 的试样 A 和 B 的磁电阻效应的曲线的图;
- 图 21 是表示就实施例 1 的试样 A、B 和 C 的磁电阻变化率与施加电压的关系图:
- 图 22 是表示实施例 1 的试样 A、B 和 D 的脉冲磁场的反转次数与输出 电压关系的图:
 - 图 23 是表示实施例 2 的试样 A2 和 B2 的磁电阻抗效应曲线图;
- 图 24 是实施例 2 的试样 A2、B2 和 C2 的磁电阻变化率与施加电压的关系图;
- 图 25 是表示实施例 2 的试样 A2、B2 和 D2 的脉冲磁场的反转次数与输出电压关系图;
 - 图 26 是表示实施例 3 的试样 A3 和 B3 的磁电阻抗效应曲线图;
- 图 27 是表示实施例 3 的试样 A3, B3 和 C3 的磁变化率与施加电压的关系图:
- 图 28 是实施例 3 的试样 A3, B3 和 D3 的脉冲磁场的反转次数与输出电压的关系图;
 - 图 29 是表示实施例 4 的试样 A4、B4 的磁电阻抗效应曲线的图;
- 图 30 是表示实施例 4 试样 A4、B4 和 C4 的磁电阻变化率与施加电压的 关系图;
- 图 31 是表示实施例 4 的试样 A4、B4 和 D4 的脉冲磁场的反转次数与输出电压的关系图;
 - 图 32 是表示实施例 5 中的锁定层构成数据线一部分的磁电阻元件的剖

视图;

图 33 是表示实施例 5 的试样 A5 和 B5 的磁电阻效应曲线图;

图 34 是表示实施例 5 的试样 A5、B5 和 C5 的磁电阻变化率与施加电压的关系图:

图 35 是表示实施例 5 的试样 A5、B5、D5 和 E5 的脉冲磁场的反转次数与输出电压的关系图。

图 36 是表示实施例 7 的试样 T1, T2 和 T3 的结宽度与磁电阻变化率的 关系图。

图 37 是表示实施例 7 的试样 T1, T2 和 T3 的磁电阻变化率与电压的关系图。

具体实施方式

下面参照图1~图4说明与本发明有关的磁电阻元件的基本结构。

图 1 示出了本发明的第一磁电阻元件。该磁电阻元件 10 由第一反铁磁层 11/第一铁磁层 12/第一介电层 13/第二铁磁层 14/第二介电层 15/第三铁磁层 16/第二反铁磁层 17 层叠形成强磁性双隧道结而构成。在该元件上,在第一至第三铁磁层上流过隧道电流。在该元件上,第一和第三铁磁层 12, 16 是锁定层(磁化锁定层),第二铁磁层 14 是自由层(在 MRAM 情况下为磁记录层)。在第一磁电阻元件中,作为自由层的第二铁磁层 14 是由 Co 基合金(例如 Co—Fe, Co—Fe—Ni等)或 Co 基合金/Ni—Fe 合金/Co 基合金三层膜组成。

图 2 示出了本发明的第二磁电阻元件。该磁电阻元件 20 由第一铁磁层 21/第一介电层 22/第二铁磁层 23/第一反铁磁层 24/第三铁磁层 25/第二介电层 26/第四铁磁层 27/层叠成铁磁性双隧道结而构成。在该元件上第一至第四铁磁层上流过隧道电流。在该元件上第一和第三铁磁层 23 和 25 是锁定层,第一和第四铁磁层 21 和 27 是自由层(在 MRAM 情况下为磁记录层)。在第二磁电阻元件中,作为自由层的第一和第四铁磁层 21 和 27 由 Co 基合金(例如 Co—Fe、Co—Fe—Ni 等)或 Co 基合金/Ni—Fe 合金/Co 基合金三层膜构成。

图 3 示出了本发明的第三磁电阻元件,该磁电阻元件 30 由第一反铁磁层 31/第一铁磁层 32/第一介电层 33/第二铁磁层 34/第二反铁磁层 35/第三铁磁层 36/第二介电层 37/第四铁磁层 38/第三反铁磁层 39 层叠形成铁磁性双隧道结而构成。在该元件上,在第一至第四铁磁层上流过隧道电流。在该元件上,在把第二和第三铁磁层 34、36 作为锁定层设计的情况下,第一和第四铁磁层 32 和 38 成为自由层 (在 MRAM 的情况为磁记录层)。另外,在把第

一和第四铁磁层 32、38 作为锁定层设计的情况下,第二和第三铁磁层 34、36 成为自由层(在 MRAM 情况为磁记录层)。在第三磁电阻元件上作为自由层使用的第一和第四铁磁层 32、38 或第二和第三铁磁层 34、36 的任何组合由 Co基合金(例如 Co-Fe, Co-Fe-Ni等)或 Co基合金/Ni-Fe 合金/Co基合金三层膜构成。

图4示出了本发明的第四磁电阻元件。该磁电阻元件40由第一铁磁层41/第一介电层42/第二铁磁层43/第一非磁性层44/第三铁磁层45/第二非磁性层46/第四铁磁层47/第二介电层48/第五铁磁层49层叠形成铁磁性双隧道结而构成。在该元件的第一至第五铁磁层上流过隧道电流。相邻的第二、第三、第四铁磁层43、45、47通过非磁性层44、46反铁磁性耦合起来。在该元件中第二至第四铁磁层43、45、47是锁定层,第一和第5铁磁层41、49是自由层(在MRAM中为磁记录层)。在第四磁电阻元件中,作为自由层的第一和第五铁磁层41、49是由Co基合金(例如Co-Fe, Co-Fe-Ni等)或者Co基合金/Ni-Fe合金/Co基合金三层膜组成。

图 5 示出第四磁电阻元件的变型例,在图 5 所示的磁电阻元件中,通过在这些铁磁层中间设置反铁磁层的结构,即形成铁磁层 45a/反铁磁层 50/铁磁层 45b 的三层膜代替图 4 的第三铁磁层 45.

另外,也可以使构成第四磁电阻元件的第二和第四铁磁层 43、47 中的至少一个接触设置反铁磁层。

因为具有与本发明有关的铁磁性双隧道结的磁电阻元件至少具有二层介电层,所以实际施加在一个隧道结上的电压小,因此磁电阻的变化率对电压的依赖性不显著、即使为了获得希望的输出电压值而增加施加的压力时,磁电阻变化率降低也较小,这是本发明的一个优点。

因为具有与本发明有关的铁磁性双隧道结的磁电阻元件中的上述的四种 基本结构的任何一个中,磁化锁定层(锁定层)的自旋是通过反铁磁层或反 铁磁性耦合锁定的,所以即使反复写入,磁化锁定层的磁矩也不会旋转,从 而可以防止输出逐渐下降。

另外,在与本发明有关的磁电阻元件中,在自由层(磁记录层上)利用磁致伸缩小的Co基合金(Co-Fe, Co-Fe-Ni等)或Co基合金/Ni-Fe合金/Co基合金三层膜组成;自由层是图1中的第二铁磁层14,图2中的第一

和第四铁磁层 21、27, 图 3 中的第一和第四铁磁层 32、38 或第二和第三铁磁层 34、36 中的任何一组,图 4 和图 5 中的第一和第五铁磁层 41、49。从而将反转磁场的抑制变小,而使为增加电流磁场而流过配线中的电流变小。在自由层上用 Co 基合金/Ni—Fe 合金/Co 基合金的三层膜的情况下,通过改变每层膜的厚度可以自由设定反转磁场的大小。

特别是对具有图 3 的结构的磁电阻元件,反转磁场并非由磁性体的矫顽力确定,而是由在反铁磁性体的界面上产生的交换磁场确定。而且该交换磁场可以通过改变第一和第三反铁磁层 31、39 和第二反铁磁层 35 的种类、膜厚、合金组成自由地设定,这是本发明的优点。因此图 3 的基本结构在上述的四种基本结构中也显示出较好的特性。另外图 3 的结构在加工尺寸超微化,结面积变得非常小的情况下是特别有效的。通常,在加工尺寸超微化的情况下,写入磁场因加工损伤和自由层(磁记录层)的磁畴影响而容易引起偏差。与此相反,在如图 3 所示的结构中,在抗强磁性层与自由层(磁记录层)相接触地设置的情况下,因为可以根据交换磁场设计写入磁场,所以可以避免写入磁场的偏差。还可以显著提高元件的成品率。

另一方面,在微细加工本发明的磁电阻元件时,为了提高加工精度最好薄膜的整体膜度薄。根据这一点,如图 2,图 4 和图 5 所示那样,尽可能使反铁磁层少的结构是优选的。

下面就用在本发明的磁电阻元件的各层的材料进行说明。

自由层(磁记录层)如上所述采用Co基合金(Co-Fe, Co-Fe-Ni等)或Co基合金/Ni-Fe 合金/Co基合金三层膜。也可以在这些合金中添加少量的Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Si、Pd、Pt、Zr、Ir、W、Mo、Nb等非磁性元素。本发明的磁电阻元件适合用于磁电阻型磁头,磁存储装置和磁场检测器等。在这些用途中最好使自由层具有各向异性。

自由层的厚度优选的为 0.1nm~100nm, 更优选的是 0.5nm~50nm, 最优越的是 1~5nm。如果自由层的厚度不是 1 nm ,则因自由层变成不连续的膜,而存在变成铁磁性粒子在介电层中弥散的所谓颗粒状结构的危险。结果还因结性能控制困难而存在开关磁场偏差的危险,由于微粒子的大小引起在室温下变成超常磁性,从而使 MR 变化率严重下降。另一方面,如自由层的厚度超过 5nm, 在把磁电阻元件应用在 MRAM 中时,在按例如 0.25 μ m 对元件进行

设计时,在用于超过反转磁场 1000 奥斯特的配线中必须流过产生的大电流。 另外,如果自由层厚度超过 5nm,则 MR 变化率随偏置电压上升而下降.使所谓偏压依赖性显著。如果自由层的厚度在 1~5nm 范围内,则可以抑制因微细化使反转磁场增大和 MR 变化率的偏置电压的依赖性。此外,如果自由层的厚度在这个范围,则还能提高加工精度。

对锁定层材料没有特别限制,可用 Fe、Co、Ni 或者它们的合金,自旋极化率大的磁铁,CrO₂、RXMnO_{3-y}(R: 稀土类; X: Ca, Ba, Sr)等的氧化物,NiMnSb, PtMnSb等的惠斯勒合金。锁定层必需具有不能变成超常磁性的厚度,最好在 0.4nm 以上。另外在不失去铁磁性的前提下,可以在这些磁性体中添加少量的 Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Si、Ri、Pt、Zr、Ir、W、Mo、Nb等非磁性元素。

另外,在通过反铁磁层加强锁定锁定层时,也可以用铁磁层/非磁性层/铁磁层三层膜作为锁定层,通过非磁性层使层叠的二层铁磁层反铁磁性结合。对非磁性层的材料没有特别的限制,可以用 Ru、Ir、Cr、Cu 等金属。通过调整非金属层膜的厚度使磁性层间产生反铁磁性结合。非磁性层膜厚度优选为 0.5~2.5nm,如果考虑耐热性和反铁磁性结合的强度,非磁性层的膜厚为 0.7~1.3nm 更好。也可具体地举出 Co(或 Co—Fe)/Ru/Co(或 Co—Fe), Co(或 Co—Fe)/Ir/Co(或 Co—Fe)等三层膜。

可以用 Fe-Mn、Pt-Mn、Pt-Cr-Mn, Ni-Mn, Ir-Mn、NiO, Fe₂O₃等 作为反铁磁性材料。

可以用 Al_2O_3 、 SiO_2 、MgO、AlN、 Bi_2O_3 、 MgF_2 、 CaF_2 、 $SrTiO_2$ 、 $AlLaO_3$ 等作为介电层材料。介电层也可以出现氧、氮或氟的不足,介电层的厚度没有特别限制,最好是薄的,优选的厚度在 10nm 以下,更优选的为 5nm 以下。

对形成本发明的磁电阻元件的基板没有特别限制,可以用 Si、 SiO_2 、 Al_2O_3 、尖晶石,或 AlN 等各种基板。在本发明中,也可以在基板上下通过底层层叠磁电阻抗元件,并且也可以在磁电阻元件的上部配置保护层。最好用 Ta、Ti、W、Pt、Pd、Au、Ti/Pt、Ta/Pt、Ti/Pd、Ta/Pd 或 TiNx 等氮化物等作为这些底层和保护层的材料。

可以通过各种溅射法、蒸镀法、分子束外延生长法等一般的成膜法形成 各层来制造与本发明有关的磁电阻元件。 下面就使用本发明的磁电阻元件的存储装置(MRAM)进行说明。使用本发明的磁电阻元件的 MRAM 不管是在非破坏读出还是破坏读出的情况,都能获得为了施加上述的电流磁场而使配线中尽可能流过小电流的效果。

作为具体的 MRAM 的形态,可以考虑在晶体管上层叠铁磁性双隧道结的结构或使二极管与铁磁性以隧道结元件层叠的结构。如下所述,这些结构特别适用第一或第三铁磁性双隧道结元件,最好至少把最上层的反铁磁层作为位线的一部分使用。

下面参照图 6 和图 7 说明在 MOS 晶体管上具有层叠例如第一铁磁性双隧道结元件(图 1)的结构的 MRAM。图 6 是 3×3 单元的 MRAM 的等效电路图,图 7 示出了一个单元的 MRAM 的剖视图。

如图 6 所示,由晶体管 60 和图 1 的铁磁性双隧道结元件(MTR) 10 构成的记录单元排列成矩阵状。由晶体管 60 的栅极组成的读出用的字线(WL1) 62,它们与写入用的字线(WL2) 71 平行配置。与 TMR10 的另一端(上部)连接的位线(BL) 74 与字线(WL1) 62 和字线(WL2) 71 垂直配置。

如图 7 所示,形成由硅基片 61,栅极 62,源极、漏区 63、64 组成的晶体管 60,栅极 62 构成读出用的字线(WL1)。在栅极 62 上通过绝缘层形成写入用的字线(WL2) 71。触点金属 72 连接在晶体管 60 的漏区 64 上。底层 73 连接在触点金属 72 上。在对应底层 73 上的写入用的字线(WL2) 71 上方的位置上形成图 1 所示那样的铁磁性双隧道结元件(TMR) 10。即在底层 73 上层叠第一反铁磁层 11/第一铁磁层(锁定层) 12/第一介电层 13/第二铁磁层(锁定层) 14/第二介电层 15/第三铁磁层(锁定层) 16a、16b/第二反铁磁层 17。在该例中,由 16a,16b 两层构成锁定层。在该 TMR10 的第二反铁磁层 17 上形成位线(BL) 74 的金属层。

如图 7 所示, 作为自由层的第二铁磁层 14 的面积与上部的反铁磁层 17 和锁定层 16b 的面积是不同的, 上部的反铁磁层 17 和锁定层 16b 构成位线 74 的一部分。即位线 74 由锁定层 16b/反铁磁层 17/金属层的层叠体构成。另外, 也可以在反铁磁层 17 的下面不设置与反铁磁层 17 同样面积的锁定层 16b, 而由反铁磁层 17/金属层构成位线 74。

借助这种结构,可以通过具有大面积的反铁磁层 17 更稳定地锁定锁定层 16b, 16a 的自旋,致使即使反复写入,锁定层 16b, 16a 的磁矩也不会旋转,

从而可以有效地防止输出下降。

另外 TMR10 的自由层 14 的上部结构由自由层 14/第二介电层 15/锁定层 16a 的成膜和图形、锁定层 16b/反铁磁层 17/金属层的成膜和图形构成。现有技术中,TMR10 的自由层 14 的上部结构是由自由层 14/第二介电层 15/锁定层 16/反铁磁层 17 的成膜和图形,位线金属层的成膜和图形构成。因此,如采用图 7 的结构,因为使膜厚比较厚的反铁磁层 17 的电路图形工序与其它工序分开,所以可以在上述的最初的电路图形下进行一次微细加工,使膜厚变薄。因此,既尽可能地减少了强磁隧道结的加工损伤,又可以提高加工精度。

参照图 8 和图 9 说明具有二极管与例如第一铁磁性隧道结元件(图 1) 层叠的构造的 MRAM。图 8 是 3×3 单元的 MRAM 的等效电路图,图 9 是该 MRAM 的斜视图。

如图 8 的等效电路图所示,由二极管 80 和 TMR10 的层叠体组成的单元排列成矩阵状。二极管 80 和 TMR10 的层叠体形成在字线(WL)91 上。二极管 80 的一端与字线(WL)91 相连。TMR10 的另一端与和字线(WL)91 垂直配置的位线(BL)92 相连。

如图 9 所示,在字线(WL)91 的金属层上形成硅二极管 80,在其上形成底层 81.还可以在金属层与硅二极管之间设置 TiNx 等氮化膜,以便防止原子扩散。在底层 81 上形成如图 1 所示那样的铁磁性双隧道结元件(TMR)10.即在底层 81 上由第 1 反铁磁层 11/第一铁磁层(锁定层)12/第一介电层 13/第二铁磁层 14 (自由层)/第二介电层 15/第三铁磁层(锁定层)16a、16b/第二反铁磁层 17 形成叠层。在该例中,由 16a、16b 两层构成锁定层。在该 TMR10 的第二反铁磁层 17 上形成位线(BL)92 的金属层。

这样构成的 MRAM 也能取得与参照图 7 的说明那样的效果。即通过具有大面积的反铁磁层 17 可以比较稳定地锁定锁定层 16b、16a 的自旋,即使反复写入,锁定层 16b、16a 的磁矩也不会转动,从而可以有效地防止输出的降低。另外,因为使膜厚比较厚的反铁磁层 17 的构图工序与其它工序分开,所以既可减少铁磁性隧道结部分的加工损伤,又可提高加工精度。

另外,在 MRAM 的用途中,也可以在自由层上使用铁磁层/非磁性层/铁磁层三层膜,通过非磁性层使铁磁层和反铁磁性结合。按照这样的构成,因

为磁通在三层内闭合,所以在通过电流磁场使自由层的磁矩反转时,静磁场 既对自由层不会有影响,还可以使来自记录层的漏磁通减少,所以可以使切 换磁场减少。因此消除了因写入而使磁化锁定层的部分磁矩旋转,结果使输 出逐渐下降的问题。按照上述结构,最好使铁磁层/非铁磁层/铁磁层中的靠 近用于施加电流磁场的字线的那个铁磁层用比较软的铁磁层构成或使膜比较厚。最好在使构成三层膜的二个铁磁层的膜厚不同的情况下,使膜厚的差在 0.5~5mm 的范围内。

下面说明与本发明有关的其它的 MRAM。与本发明有关的 MRAM 包括铁磁性双隧道结元件,该双隧道结元件具有磁化方向锁定的第一磁化锁定层,第一介电层,磁化方向可反向的磁记录层,第二介电层和磁化方向锁定的第二锁定层。而磁记录层包括磁性层,非磁性层和磁性层三层膜,构成这三层膜的两层磁性层呈反铁磁性耦合。因为二个磁性层反铁磁性耦合,使磁通在磁记录层中闭合,所以可以降低开关磁场强度,从而可以减少在配线上流过的电流的电流密度。并且,两个磁化锁定层与介电层连接的区域的磁化基本上是平行的。因此通过选择在磁记录层中的电流经过两磁化锁定层中的哪一个,可以选择向磁记录层供给的电流是上升自旋电流还是下降电流。通过使自旋电流的供给方向改变可以使磁记录层的磁化容易反向,从而可以减少在TMR 元件中流过的电流。这样,该 MRAM 具有适合于在向磁记录层供给自旋电流的同时施加电流磁场的结构,从而可以抑制流过配线和 TMR 中的电流的密度。

构成上述铁磁性双隧道结元件的抗强磁耦合的磁记录层可以通过铁磁层与非磁性金属层交替层叠方便地制造而成。因为反铁磁性耦合的磁记录层的 膜厚薄,容易进行微细加工,所以该磁记录层最好是由反铁磁层/非磁性金属层/铁磁层组成的三层膜。并且也可以用铁磁层/软磁性层/铁磁层组成的三层膜作为反铁磁性耦合的铁磁层。特别是在用 Co_xFe_{1-x} ($0.5 \le X \le 1.0$)作为铁磁层时,如果在二个 Co_xFe_{1-x} 层间插入由例如 Ni—Fe 组成的薄的软磁性层,则可以使开关磁场显著减少。这是因为 Ni—Fe 合金层是 fcc (111) 取向的,其上面的 Co_xFe_{1-x} 层也变成 fcc (111) 取向,使 Co_xFe_{1-x} 本身的开关磁场减少,从而也使铁磁层总的磁化值变小。

因此, 作为反铁磁性耦合的磁记录层的例子可以举出: (a)铁磁层/非磁

性层/铁磁层、(b)(铁磁层/软磁性层/铁磁层)/非磁性层/铁磁层、(c)(铁磁层/软磁性层/铁磁层)/非磁性层/(铁磁层/软磁性层/铁磁层)等。在这种情况下,抗强磁耦合的强度的大小最好在 0.5erg/cm² 以上。磁化锁定膜也采用与磁记录层相同的层叠结构,使其反铁磁性耦合。

下面参照图 10~12 说明用该 MRAM 的铁磁性隧道结元件的例子。

图 10 的铁磁性双隧道结元件具有由底层 101/第一反铁磁层 102/第一磁化锁定层 103/第一介电层 104/由铁磁层 105a、非磁性层 105b 和铁磁层 105c 三层膜组成的磁记录层 105/第二介电层 106/第二磁化锁定层 107/第二反铁磁层 108/保护层 109 层叠的结构。

磁记录层 105 的铁磁层 105a 和铁磁层 105c 为反铁磁性耦合. 连接在第一介电层 104 上的第一磁化锁定层 103,连接在第二介电层 106 上的第二磁化锁定层 107 各自的磁化处在反平行的状态.

图 11 的铁磁性双隧道结元件具有由底层 111/第一反铁磁层 112/第一磁化锁定层 113/第一介电层 114/由铁磁层 115a、非磁性层 115b 和铁磁层 115c 三层膜组成的磁记录层 115/第二介电层 116/铁磁层 117a,非磁性层 117b 和铁磁层 117c 三层膜组成的第二磁化锁定层 117/第二反铁磁层 118/保护层 119 层叠的结构。

磁记录层 115 的铁磁层 115a 和铁磁层 115c 反铁磁性耦合。第二磁化锁定层 117 的铁磁层 117a 和铁磁层 117c 反铁磁性耦合。构成连接在第一介电层 114 上的第一磁化锁定层 113 和连接在第二介电层 116 上的第二磁化锁定层 117 的铁磁层 117a 各自的磁化处在反平行的状态。

在这种情况下,最好使第一磁化锁定层 113 的长度做得比第二磁化锁定 层 117 和磁记录层 115 的长度长一些,以便使其兼作金属配线用。按照这样的结构,无论是第二磁化锁定层 117 还是磁记录层 115 中的磁通都是闭合的,而因为来自形成比较长的第一磁化锁定层 113 的漏磁通几乎不产生影响,从而可以减少对相邻记录层的静磁场的影响。

图 12 的铁磁性双隧道结元件具有由底层 121/第一反铁磁层 122/由铁磁层 123a、非磁性层 123b 和铁磁层 123c 三层膜组成的第一磁化锁定层 123/第一介电层 124/由铁磁层 125a、非磁性层 125b 和铁磁层 125c 三层膜组成的磁记录层 125/第二介电层 126/由铁磁层 127a、非磁性层 127b、铁磁层

127c、非磁性层 127d 和铁磁层 127e 五层膜组成的第二磁化锁定层 127/第二 反铁磁层 128/保护层 129 层叠的结构。

磁记录层 125 的铁磁层 125a 和铁磁层 125c 反铁磁性耦合。第一磁化锁定层 123 的铁磁层 123a 和铁磁层 123c 反铁磁性耦合。第二磁化锁定层 127 的铁磁层 127a、铁磁层 127c 和铁磁层 127e 反铁磁性耦合。构成连接在第一介电层 114 上的第一磁化锁定层 123 的铁磁层 123c 与构成连接在第二介电层 126 上的第二磁化锁定层 127 的铁磁层 127a 各自的磁化处在反平行的状态。在这种情况下,可以与图 11 相同,将第一磁化锁定层 123 的长度做得比第二磁化锁定层 117 和磁记录层 115 的长度长一些。

在图 13 中示出了利用图 11 的铁磁性双隧道结元件的 MRAM 的剖视图。 先在 Si 基板 151 上的 SiO₂ 绝缘层上形成凹槽,再形成由埋入在该凹槽内的金属构成的字线 152。在字线 152 上形成 SiO₂ 绝缘层,在该 SiO₂ 上形成金属配线 153 和铁磁性双隧道结元件 (TMR 元件)。该 TMR 元件如图 11 所示,具有由底层 111/第一反铁磁层 112/第一磁化锁定层 113/第一介电层 114/由铁磁层 115a、非磁性层 115b 和铁磁层 115c 三层膜组成的磁记录层 115/第二介电层 116/由铁磁层 117a、非磁性层 117b 和铁磁层 117c 三层膜组成的第二磁化锁定层 117/第二反铁磁层 118/保护层 119 层叠的结构。该 TMR 元件预先加工成规定的结合面积,在其周围形成层间绝缘膜。在该层间绝缘膜上形成与 TMR 元件的保护层 119 连接的位线 154。

按照该 MRAM, 在字线 152 上流过电流并在磁记录层 115 上施加电流磁场 (例如难磁化的轴方向)的同时,从位线 154 经各层向磁记录层 115 注入下降自旋电流或从金属配线 153 经各层向磁记录层 115 注入增加自旋电流,借此使磁记录层 115 反转、磁化并进行写入。如果在向磁记录层 115 注入自旋电流的同时在磁记录层上施加电流磁场进行写入,既可减少在 TMR 元件中流过的注入电流,又可减少流过配线(字线)的电流的密度。因此,就是在 1Gb以上的 MRAM 中,也能防止配线的熔融或 TMR 元件的隧道阻挡层(介电层)的破坏,从而提高可靠性。

按照图 13 的 MRAM, 流过位线 154 的电流对磁记录层 115 的作用是使与来自字线 152 的电流磁场方向相反(例如容易磁化的轴方向)的电流磁场施加在该记录层上。随着该方向的电流磁场增强其控制能力提高,还可以使注

入到磁记录层 115 中的自旋电流进一步减少,因而也可以如图 14 所示,在位线 154 上形成与绝缘层 155 和位线 154 平行地延伸的第二字线 156. 按照图 14 的 MRAM,同时用流过 TMR 元件上的电流的方向改变和在第二字线 156上流过的电流的方向变化,可以用比较小的电流重复使磁记录层 115 的磁化反向。

图 15 是与本发明有关的另一磁电阻元件的剖视图。图 15 所示的磁电阻元件是由第一反铁磁层 161、第一铁磁层 162、第一隧道绝缘层 163、第二铁磁层 164,第一非磁性层 165、第三铁磁层 166、第二非磁性层 167、第四铁磁层 168、第二隧道绝缘层 169、第五铁磁层 170、第二反铁磁层 171 层叠构成的铁磁性双结隧道结元件。

夹在第一隧道绝缘层 163 与第二隧道绝缘层 169 之间的第二铁磁层 164, 第一非磁性层 165, 第三铁磁层 166, 第二非磁性层 167 和第四铁磁层 168 构成磁记录层 172. 第二和第三铁磁层 164、166 通过第一非磁性层 165 抗磁性耦合,各自的磁化保持在反平行的状态下。同样,第三和第四铁磁层 166,168 通过第二非磁性层 167 反铁磁性耦合,各自的磁化保持在反平行状态。

第一铁磁层 162 与第一反铁磁层 161 交换耦合,在图中的箭头所示方向上磁化锁定,同样,第五铁磁层 170 与第二反铁磁层 171 交换耦合,如图中的箭头所示那样与第一铁磁层 162 的磁化方向同一方向磁化锁定。

在把外磁场沿规定方向加在该磁电阻元件上时,第二至第四铁磁层 164, 166、168 仍保持反铁磁性耦合,沿外磁场方向磁化旋转。另一方面,第一铁磁层 162 和第五铁磁层 170 通过分别与第一和第二反铁磁层 161、171 的交换耦合在使第二至第四铁磁层 164、166、168 的磁化旋转的大小的外部磁场中不产生磁化旋转锁定。这样,就可以把"1"或"0"的信息记录在第二至第四铁磁层 164、166、168 中。

这时,因为磁通在通过第一非磁性层 165 和反铁磁性耦合的第二和第三铁磁层 164、166 之间闭合,并且磁通在通过第二非磁性层 167 和反铁磁性耦合的第三和第四磁性层 166、168 之间闭合,所以即使使元件微细化,抗磁场也不会增加。因此,磁化反向所需要的反向磁场 HSW 几乎与存储单元的大小无关系,而由第二至第四铁磁层 164、166、168 的矫顽力 Hc 决定。因此如果使 Hc 减少,则可以使 HSW 变小,从而使节能效果增加。矫顽力是单

轴异性的,如果设 Ku 磁化的大小为 M,则在理想情况用 Hc=2Ku/M 来表示矫顽力。通过用单轴异性小的材料可以达到此目的。另外,因为磁通被反铁磁性耦合的第二至第四铁磁层 164、166、168 闭合,所以记录数据相对干扰磁场是稳定的。

另外, 因为图 15 的磁电阻元件在磁记录层 172 包含三层铁磁层, 所以磁记录层 172 侧的第二和第四铁磁层 164、168 的磁化方向保持相同。在这种情况下, 夹持第一隧道绝缘层 163 并与第二铁磁层 164 对置的第一铁磁层 (磁化锁定层) 162 和夹持第二隧道绝缘层 169 并与第四铁磁层 168 对置的第五铁磁层 (磁化锁定层) 170 磁化方向也保持相同。为了能这样地使第一铁磁层 162 与第五铁磁层 170 的磁化方向相同, 只需用同一种材料作为第一和第二反铁磁层 161, 171, 从而使反铁磁性材料的选择范围变宽。

在此,为了使磁通在第二至第四铁磁层 164,166,168 有效闭合,最好使第三铁磁层 166 的磁化值 M3 与第二和第四铁磁层 164,168 的相加后的磁化值 M(2+4)相等。然而,因为在 M3 与 M(2+4)的值为相同的情况下,记录层的磁化旋转变得困难,所以最好使这两个磁化值有些不同。

例如,在用同种材料形成第二至第四铁磁层时,使第三铁磁层 166 的厚度 T3 与第二和第四铁磁层 164, 168 的合计厚度 T(2+4) 不同。这时 T3 与 T(2+4) 的差的绝对值最好在 0.5nm 以上和 5nm 以下的范围内。

另外,也可以通过使第二至第四铁磁层 164, 166, 168 所用的材料不同来使 M3 与 M(2+4)的值不同。

此外,也可以通过与反铁磁性交换耦合的第二至第四铁磁层 164, 166, 168 接触,设置其它铁磁层,使 M3 与 M (2+4)的值不同。图 16 的磁电阻元件除具有图 15 的结构外,还具有在通过第一和第二非磁性层 164, 167 交换耦合的第二至第四铁磁层 164, 166, 168 中与第四铁磁层 168 接触地设置铁磁层 168b 的结构。这时如采用例如坡莫合金、Fe、Co-Fe 合金、Co-Fe-Ni合金等作为铁磁层 168b,则可以在比较弱的磁场下磁化反向,这是可取的。

按照本发明,如图 17 所示那样,可以用通过非磁性层 162b 使两个铁磁层 162a、162b 反铁磁交换耦合的磁性叠层作为第一铁磁层(磁化锁定层)162,也可以用通过非磁性层 170b 使铁磁层 170a、170c 反铁磁性交换耦合的磁性叠层作为第五铁磁层(磁化锁定层)170。通过这样的结构可以使第一和第

五铁磁层 162、170 的磁化进一步稳定并有效地锁定。并且,因为使来自第一和第五铁磁层 162、170 的漏磁磁场减少,所以可以抑制对磁记录层 172 的影响,增加记录的稳定性。

如果把包含上述那样的磁电阻元件和晶体管的存储单元配置成阵列状,则可以构成图 6 所示那样的 MRAM。如果把包含上述磁电阻元件和二极管的存储单元配置成阵列状,则可以构成如图 8 所示那样的 MRAM。

除了用 Co, Fe, Co—Fe 合金、Co—Ni 合金、Co—Fe—Ni 合金, 作为第二至第四铁磁层 164, 166, 168 的材料之外, 还可以用 NiMnSb、Co₂MnGe 等半金属。因为半金属在一个自旋能带上存在能源, 所以利用这些材料可以获得比较大的磁电阻效应, 结果可以获得更大的再生输出。

另外, 第二至第四铁磁层 164, 166, 168 最好在膜面内具有一个弱的磁各向异性的轴, 如果单轴磁各向异性强时, 则将使各铁磁层的矫顽力变大, 开关磁场变大, 这是不可取的。一个单轴磁各向异性的大小在 10⁶erg/cm³ 以下, 最好在 10⁵erg/cm³ 以下。各铁磁层的优选膜厚是 1~10nm。

可以用 Cu, Au, Ag, Cr, Ru, Ir, A1 或它们的合金等多种合金作为介于第二至第四铁磁层 164, 166, 168 之间产生反铁磁性耦合的第一和第二非磁性层 165, 167 的材料。特别优选的是 Cu, Ru, Ir, 它们是可以获得薄的 膜厚和大的反铁磁性耦合的材料。非磁性层的膜厚的优选范围是 0.5~2nm。

如上所述,可以用 $A1_2O_3$ 、NiO、二氧化硅、MgO 等作为隧道绝缘层材料。 隧道绝缘层的厚度优选范围是 0.5 ~ 3nm. 如上所述,可以用 FeMn、IrMn、PtMn 等作为反铁磁层材料。

下面就适用本发明的磁电阻元件的磁电阻头进行说明。

图 18 是搭载含有与本发明有关的铁磁性双隧道结的磁电阻头的磁头装置的斜视图。驱动臂 201 设置有用于被磁盘装置内的固定轴固定的凹槽,并且有保持图中未示出的驱动线圈的绕线架等。驱动臂 201 的一端固定有吊架 202。在吊架 202 的前端上安装有搭载包括上述各形状的铁磁性双隧道结元件的磁电阻头的滑架 203。在吊架 202 上铺设写入和读出用的引线 204,这些引线 204 的一端连接在组装在磁头滑架 203 上的磁电阻头的每个电极上,引线 204 的另一端连接在电极座 205 上。

图 19 是表示搭载图 18 所示的磁头装置的磁盘装置内部构造的斜视图。

磁盘 211 装在轴 212 上,该轴通过响应来自图中没有示出的驱动装置控制器的控制信号的图中未示出的电动机而旋转。图 18 的驱动臂 201 固定在固定轴 213 上,支持吊架 202 及其前端的磁电阻头滑架 203。当磁盘 211 旋转时,磁电阻头滑架 203 的媒体的相反面保持在离开磁盘 211 的表面规定量浮动的状态下,进行信息的记录和再生。在驱动臂 201 的基端上设置线性电动机中的一种的偏置线圈电动机 214。偏置线圈电动机 214 由包括绕在驱动臂 201的绕线轴上的未示出的驱动线圈和由为了夹持该线圈而对置配置的永久磁铁和对置的磁轭组成的磁回路构成。驱动臂 201 由设置在固定轴 213 的上下两个位置上的未示出的球轴承支承,且借助偏置线圈电动机 214 可以自由地旋转滑动。

在磁电阻头的用途中,优选的是采用第一、第二和第四铁磁性双隧道结元件(图1、图2和图4),更优选的是采用第一铁磁性双隧道结元件。另外,在磁电阻头的用途中,最好通过磁场中成膜或磁场中热处理使相邻的锁定层与自由层的自旋几乎垂直。如果这样做,可以相对磁盘的漏磁获得线性响应。无论那种磁头结构都可使用后者的磁电阻元件。

实施例

以下说明本发明的实施例。

实施例1

现在说明在 Si/Si0₂基板或 Si0₂基板上制作具有图 1 所示那样结构的两种铁磁性双隧道结元件(试样 A 和试样 B)的例子。

试样 A 具有 Ta 底层、由 Fe—Mn/Ni—Fe 二层膜组成的第一反铁磁层,CoFe 组成的第一铁磁层、由 Al_2O_3 组成的第一介电层、由 Co_9 Fe 组成的第二铁磁层、由 Al_2O_3 组成的第二介电层、由 CoFe 组成的第三铁磁层、由 Ni—Fe/Fe—Mn 的二层膜组成的第二反铁磁层、Ta 保护层顺次层叠的结构。

试样 B 具有 Ta 底层,由 Ir-Mn 组成的第一反铁磁层、由 Co-Fe 组成的第一铁磁层,由 Al_2O_3 组成的第一介电层,由 CoFe/Ni-Fe/CoFe 三层膜组成的第二铁磁层、由 Al_2O_3 组成的第二介电层、由 CoFe 组成的第三铁磁层、由 Ir-Mn 组成的第二反铁磁层、Ta 保护层顺次层叠的结构。

试样 A 的制作如下:将基板放入溅射装置中,待初始真空度达到 1×10⁻⁷ 七之后,导入 Ar,达到规定压力。在基板上顺次层叠 Ta(5mm)/Fe₅₄Mn₄₆(20nm)

 $/{\rm Ni_8Fe_2}$ (5nm) $/{\rm CoFe}$ (3nm) $/{\rm Al_2O_3}$ (1.7nm) $/{\rm Co_9Fe}$ (3nm) $/{\rm Al_2O_3}$ (2nm) $/{\rm CoFe}$ (3nm) $/{\rm Ni_8Fe_2}$ (5nm) $/{\rm Fe_{54}Mn_{46}}$ (20nm) $/{\rm Ta}$ (5nm). 然后,在纯 Ar 气中利用 Al 靶成膜后,在不破坏真空的情况下导入氧,通过曝露在等离子氧中形成 ${\rm Al_2O_3}$.

上述叠层膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 100μm 宽的规定下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。

接着,除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护层上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工第一 $A1_20_3$ 以上部分的 $Co_9Fe/A1_2O_3/CoFe/Ni-Fe/Fe-Mn/Ta$ 。保留第二保护层不动,利用电子束蒸镀淀积厚度为 300nm 的 $A1_2O_3$ 后,除去第二保护层图形及其上面的 $A1_2O_3$,在结合部以外的部分上形成层间绝缘层。

接着,形成覆盖电极配线形成区以外的区域的第三保护层图形后,对着表面进行溅射清洗,然后,在整个面上沉积 A1,再除去第三保护层图形及其上面的 A1 形成 A1 电极配线。然后导入磁场中的热处理炉中,向锁定层引入单向异性。

试样 B 的制作如下。将基板放入溅射装置中,在达到初始真空度 1×10^{-7} 七后,导入 Ar,达到规定压力。然后,在基板上顺次层叠 Ta($5\,\mathrm{nm}$)/ $\mathrm{Ir}_{22}\mathrm{Mn}_{78}$ (20 nm)/CoFe($3\,\mathrm{nm}$)/Al $_2\mathrm{O}_3$ ($1.5\,\mathrm{nm}$)/CoFe($1\,\mathrm{nm}$)/Ni8Fe2($1.5\,\mathrm{nm}$)/CoFe($1.5\,\mathrm{nm}$) /CoFe($1.5\,\mathrm{nm}$) /Co

上述层叠膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 100μ m 宽的规定下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护层上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工 Al_2O_3 以上部分的 $CoFe/Ni_8Fe_2/CoFe/Al_2O_3/CoFe/Ir_{22}Mn_{78}/Ta$ 。接着与上述方法相同形成 Al_2O_3 层间绝缘膜,形成 Al 电极配线,向锁定层引入单向异性。

另外, 为了比较起见, 制作以下这样的试样 C 和试样 D.

试样 C 是铁磁性单隧道结元件,具有 Ta/Ir—Mm/CoFe/Al₂O₃/CoFe/Ni—Fe/Ta 层叠结构。

试样 D 是不含反铁磁层的铁磁性双隧道结元件,具有 Ta (5mm)/CoPt

(20nm)/Al₂O₃(1.5nm)/CoFe(1nm)/Ni₈Fe₂(3nm)/CoFe(1nm)/Al₂O₃(1.8nm)/CoPt(20nm)/Ta(5nm)层叠结构。

在图 20 中示出了试样 A 和 B 的磁电阻效应曲线。试样 A 在 250 奥斯特这样弱的磁场中得到了 MR 变化率为 27%。显然,对于试样 B,通过改变自由层(磁记录层)中的 Ni_8Fe_2 和 CoFe 的膜厚比可以控制反向磁场。即 Ni_8Fe_2 的膜厚为 1nm, 2nm, 3nm 时,分别在 16 奥斯特、36 奥斯特、52 奥斯特这样弱的磁场下阻抗逐渐变大,可以获得 26%以上的 MR 变化率。

图 21 示出了试样 A、B 和 C 的 MR 变化率与所施加电压的相互关系。该图是按电压为 OV 时的变化率的值规一化示出的。从该图中可以清楚地看出,试样 A 和 B 的磁电阻变化率降到一半时的电压 $V_{1/2}$ 比试样 C 的 $V_{1/2}$ 高,随着电压的增加,MR 的磁电阻变化率逐渐减少。

接着把试样 A、B和 D 放置在螺线管线圈中,在脉冲磁场 70 奥斯特中进行磁化锁定层的磁记录状态的疲劳试验。图 22 示出了试样 A、B和 D 的脉冲磁场的反向次数与输出电压的关系。在该图中,输出电压按初始的输出电压值规一化。从图中可以明显看出,对于试样 D,输出电压随脉冲磁场反向次数增加明显地下降。与此相反,对试样 A和 B,没有发现锁定层的磁记录状态疲劳。

如上所述,显然,具有图 1 结构的铁磁性双隧道结元件在用于磁存储装置磁头装置情况下显示出良好的性能。

另外,在利用 SiO_2 、AlN、MgO、LaA $1O_3$ 或 CaF_2 作为介电层的情况下也发现同样的倾向。

实施例 2

下面说明在 Si/Si0₂ 基板或 Si0₂ 基板上制作具有图 2 所示那样的结构的二种铁磁性双隧道结元件(试样 A2 和 B2)的例子。

试样 A2 具有 Ta 底层、由 Ni-Fe/CoFe 二层膜组成的第一铁磁层、由 $A1_2O_3$ 组成的第一介电层、由 CoFe 组成的第二铁磁层、由 Ir-Mn 组成的反铁磁层、由 CoFe 组成的第三铁磁层、由 $A1_2O_3$ 组成的第二介电层、由 CoFe/Ni-Fe 二层膜组成的第四铁磁层、和 Ta 保护层顺次层叠的结构。

试样 B2 具有 Ta 底层,由 Ni-Fe/Ru/CoFe 三层膜组成的第一铁磁层、由 A1 $_2$ 0 $_3$ 组成的第一介电层,由 CoFe/Ni-Fe 二层膜组成的第二铁磁层、由 Fe

-Mn 组成的第一反铁磁层、由 Ni-Fe/CoFe 二层膜组成的第三铁磁层、由 $A1_2O_3$ 组成的第二介电层、由 CoFe/Ru/Ni-Fe 组成的第四铁磁层和 Ta 保护层层叠的结构。

试样 A2 按下述方式制作: 将基板放入溅射装置中,待初始真空度达到 1×10^{-7} 毛后,导入 Ar,待达到规定压力后,在基板上顺次层叠 Ta(3mm)/Ni $_{81}$ Fe $_{19}$ (t nm, t=3、5 或 8nm)/CoFe (1nm)/Al $_2$ O $_3$ (1.2nm)/CoFe (1nm)/Ir $_2$ Mn $_{78}$ (17nm)/CoFe (1nm)/Al $_2$ O $_3$ (1.6nm)/CoFe (1nm)/Ni $_{81}$ Fe $_{19}$ (t nm, t=3、5 或 8nm)和 Ta (5nm)。并且,在纯 Ar 气中利用 Al 靶形成 Al 膜后,在不破坏真空的情况下导入氧,通过曝露在等离子氧中形成 Al $_2$ O $_3$ 。

形成上述层叠膜后,利用光刻技术在最上部的 Ta 保护层上形成 100 μ m 宽的规定的下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。

接着,除去第一保护层图形,然后利用光刻技术在最上部的 Ta 保护层上 形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工第一 $A1_20_3$ 以上部分的 CoFe/Ir—Mn/CoFe/ $A1_20_3$ /CoFe/Ni—Fe/Ta。保留第二保护层图形不 动,利用电子束蒸镀沉积厚度为 300nm 的 $A1_20_3$,然后,除去第二保护层图形及其上面的 $A1_20_3$,在结合部以外的部分上形成层间绝缘膜。

接着,形成覆盖电极配线形成区以外的区域的第三保护层图形后,对着表面进行溅射清洗,然后,在整个面上沉积 A1,再除去第三保护层图形及其上面的 A1 形成 A1 电极配线。然后导入磁场中的热处理炉中,向锁定层引入单向异性。

试样 B2 按下述步骤制作。将基板放入溅射装置中,待初始真空度达到 1×10^{-7} 七后,导入 Ar,达到规定压力。然后,在基板上顺次形成 Ta(2mm)/Ni $_{81}$ Fe $_{19}$ (6nm)/Ru(0.7nm)/Co $_4$ Fe $_6$ (3nm)/Al $_2$ O $_3$ (1.5nm)/CoFe(1nm)/Ni $_{81}$ Fe $_{19}$ (1nm)/Fe $_{54}$ Mn $_{46}$ (20nm)/Ni $_{81}$ Fe $_{19}$ (1nm)/ CoFe (1nm)/Al $_2$ O $_3$ (1.7nm)/Co $_4$ Fe $_6$ (3nm)/Ru(0.7nm)/Ni $_{81}$ Fe $_{19}$ (6nm)/Ta(5nm)层叠。通过与上述同样方法形成 Al $_2$ O $_3$ 。

上述层叠膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 100μm 宽的规定下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工 Al₂O₃ 以上部分的

 $CoFe/Ni_{81}Fe_{19}/Fe_{54}Mn_{46}/Ni_{81}Fe_{19}/CoFe/Al_2O_3/Co_4Fe_6/Ru/Ni_{81}Fe_{19}/Ta$. 然后用上述相同方法形成 Al_2O_3 层间绝缘膜、Al 电极配线,在锁定层上引入单方向异性。

另外, 为了比较起见, 制作下述这样的试样 C2 和试样 D2.

试样 C2 是铁磁性单隧道结元件,具有 $Ta(3nm)/Ni_{81}Fe_{19}(5nm)/CoFe(1nm)/AI_2O_3(1.2nm)/CoFe(1nm)/Ir_{22}Mn_{78}(17nm)/CoFe(1nm)/Ta(5nm)这样的层叠结构。$

试样 D2 是不含反铁磁层的铁磁性双隧道结元件,它具有 Ta (3m) /Ni $_{81}$ Fe $_{19}$ (5nm)/CoFe (1nm)/Al $_2$ O $_3$ (1.2nm)/CoFe (1nm)/Al $_2$ O $_3$ (1.6nm)/ CoFe (1nm)/ Ni $_{81}$ Fe $_{19}$ (5nm)/ Ta (5nm) 这样的层叠结构。

在图 23 中示出了试样 A2 和 B2 的磁电阻效应曲线. 对于试样 A2, 显然可以通过改变在自由层(磁记录层)中的 Ni_8Fe_2 和 CoFe 膜厚度比控制反向磁场。即 Ni_8Fe_2 的膜厚为 3nm、 5nm 和 8nm 时,分别在 15 奥斯特、 26 奥斯特和 38 奥斯特的弱磁场下电阻逐渐变化,可以获得 26%以上的 MR 变化率。试样 B2 在 39 奥斯特的弱磁场下,可以得到 26%以上的 MR 变化率。

图 24 示出了试样 A2、B2 和 C2 的 MR 变化率与施加电压的相互关系。该图曲线是用 MR 变化率在电压为零 V 时的值规一化示出的。从图中可以明显地看出,试样 A2 和 B2 的磁电阻变化率降到一半时的电压 $V_{1/2}$ 比试样 C2 的 $V_{1/2}$ 大,随着电压的增加,MR 变化率逐渐减少。

接着把试样 A2、B2 和 D2 放置在螺线管线圈中,在脉冲磁场为 70 奥斯特中进行磁化锁定层中的磁记录状态的疲劳试验。图 25 示出了试样 A2、B2 和 D2 的脉冲磁场的反向次数与输出电压的关系。在图中和输出电压按初始的输出电压值规一化。从图中可以明显看出,对试样 D2,输出电压随脉冲磁场反向次数增加明显地下降。与此相反试样 A2 和 B2 没有发现磁化锁定层的记录状态的疲劳。另外如将试样 A2 和 B2 相比较,则利用反铁磁性耦合的Co₄Fe₆/Ru/Ni₈₁Fe₁₉的三层结构作为自由层的试样 B2 的疲劳小。

显然,如上所述,具有图 2 结构的铁磁性双隧道结元件用在磁存储装置,磁头中时显示出良好的性能。

另外,在利用 SiO_2 ,A1N、MgO、 $LaA1O_3$ 或 CaF_2 作为介电层的情况下也发现与上述相同的倾向。

实施例3

下面说明在 Si/SiO_2 基板或 Si/Al_2O_3 基板上制作具有图 3 所示的结构的 二种铁磁性双隧道结元件(试样 A3 和 B3)的例子。

试样 A3 具有 Ta 底层、由 Ir-Mn 组成的第一反铁磁层、由 Co-Fe 组成的第一铁磁层、由 $A1_2O_3$ 组成的第一介电层、由 Co-Fe-Ni 组成的第二铁磁层、由 Fe-Mn 组成的第二反铁磁层、由 Co-Fe-Ni 组成的第三铁磁层、由 $A1_2O_3$ 组成的第二介电层、由 Co-Fe 组成的第四铁磁层,由 Ir-Mn 组成的第三反铁磁层和 Ta 保护层顺次层叠的结构。

试样 B3 具有 Ta 底层、由 Ir-Mn 组成的第一反铁磁层、由 Co-Fe/Ru/Co-Fe 三层膜组成的第一铁磁层、由 Al_2O_3 组成的第一介电层,由 CoFe/Ni-Fe 二层膜组成的第二铁磁层、由 Fe-Mn 组成的第二反铁磁层、由 Ni-Fe/CoFe 二层膜组成的第三铁磁层、由 Al_2O_3 组成的第二介电层、由 Co-Fe/Ru/Co-Fe 三层膜组成的第四铁磁层、由 Ir-Mn 组成的第三反铁磁层和 Ta 保护层顺次 层叠的结构。

试样 A3 按以下方式制作: 将基板放入溅射装置中,待设定的初始真空度 1×10^{-7} 毛达到后,导入 Ar,待达到规定压力后,在基板上顺次层叠 Ta(5mm)/Ir $_{22}$ Mn $_{78}$ (18nm)/CoFe(2nm)/Al $_2$ O $_3$ (1. 7nm)/Co $_5$ Fe $_1$ Ni $_4$ (2nm)/Fe $_1$ Mn $_1$ (17nm)/Co $_5$ Fe $_1$ Ni $_4$ (2nm)/Al $_2$ O $_3$ (2nm)/CoFe(2nm)/Ir $_{22}$ Mn $_{78}$ (18nm)/Ta(5nm). 然后,在纯 Ar 气中利用 A1 靶形成 A1 膜 然后在不破坏真空的情况下导入氧,通过曝露到氧等离子体中形成 Al $_2$ O $_3$ 。

上述层叠膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 100μm 宽的规定的下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。

接着,在除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护层上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工第一 $A1_2O_3$ 以上部分的 $Co_5Fe_1Ni_4/Fe_1Mn_1/Co_5Fe_1Ni_4/A1_2O_3/CoFe/Ir_{22}Mn_{78}/Ta$. 原封不动地保持第二保护层图形,利用电子束蒸镀,沉积厚度为 $350\,\mathrm{nm}$ 的 $A1_2O_3$ 膜,然后除去第二保护层图形及其上面的 $A1_2O_3$,在结合部以外的部分上形成层间绝缘膜。

接着,在形成覆盖电极配线形成区域以外的区域的第三保护层图形后, 对着表面溅射,进行清洁。在整个表面沉积 A1 后,除去第三电极图形及其 上面的 A1, 形成 A1 电极配线。然后导入磁场中的热处理炉中。在锁定层中引入单向异性。

试样 B3 按下述方法制作。将基板放入溅射装置中,待初始真空度达到 1×10^{-7} 七后,导入 Ar,待达到规定压力后,在基板上顺次层叠 Ta(3nm)/Ir — Mn(14nm)/Co — Fe(1.5nm)/Ru(0.7nm)/Co — Fe(1.5nm)/Al₂O₃(1.7nm)/CoFe(1nm)/Ni₈₁Fe₁₉(2nm)/Fe₄₅Mn₅₅(19nm)/Ni₈₁Fe₁₉(2nm)/CoFe(1nm)/Al₂O₃(2.1nm)/Co₉Fe(2nm)/Ru(0.8nm)/Co₉Fe(2nm)/Ir—Mn(14nm)/Ta(5nm)。用与上述同样方法形成 Al₂O₃。

上述叠层膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 $100 \, \mu \, \mathrm{m}$ 宽的规定下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。接着,除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护层上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工第一 $\mathrm{Al}_2\mathrm{O}_3$ 以上部分 $\mathrm{CoFe/Ni}_{81}\mathrm{Fe}_{19}/\mathrm{Fe}_{45}\mathrm{Mn}_{55}/\mathrm{Ni}_{81}\mathrm{Fe}_{19}/\mathrm{CoFe/Al}_2\mathrm{O}_3/\mathrm{Co}_9\mathrm{Fe/Ru/Co}_9\mathrm{Fe/Ir}-\mathrm{Mn/Ta}$ 。接着与上相同地形成 $\mathrm{Al}_2\mathrm{O}_3$ 层间绝缘膜,形成 Al 电极配线,向锁定层引入单方向 异性。

为了比较起见,制作以下的试样 C3 和试样 D3。

试样 C3 是铁磁性单隧道结元件,具有 Ta (3nm)/Ir—Mn (14nm)/Co—Fe (1.5nm)/Ru (0.7nm)/Co—Fe (1.5nm)/Al $_2$ O $_3$ (1.7nm)/ CoFe (1nm)/Ni $_{81}$ Fe $_{19}$ (2nm)/Fe $_{45}$ Mn $_{55}$ (19nm)/ Ta (5nm) 这样的层叠结构。

试样 D3 是不含反铁磁层的铁磁性双隧道结元件,它具有 Ta (5nm) $/\text{Co}_8\text{Pt}_2(15\text{nm})/\text{CoFe}(2\text{nm})/\text{Al}_2\text{O}_3(1.7\text{nm})/\text{Co}_5\text{Fe}_1\text{Ni}_4(2\text{nm})/\text{Al}_2\text{O}_3(2\text{nm})$ / CoFe (2nm) / Co $_8\text{Pt}_2(15\text{nm})$ / Ta (5nm) 这样的层叠结构。

图 26 示出了试样 A3 和 B3 的磁电阻效应曲线。试样 A3 在 57 奥斯特的 弱磁场下得到 MR 变化率为 26%。试样 B3 在 63 奥斯特弱磁场下得到 MR 变化率为 27%。

图 27 示出了试样 A3、 B3 和 C3 的 MR 变化率与施加电压的依赖关系。图中按 MR 变化率在零 V 时的值规一化表示出。显然试样 A3 和 B3 的磁电阻变化率值降到一半时的电压 $V_{1/2}$ 比 C3 的 $V_{1/2}$ 大, MR 变化率随着电压的增大而减少。

接着把试样 A3、B3 和 D3 放置在螺线管线圈中, 在脉冲磁场 75 奥斯特

中进行磁化锁定层的磁记录状态的疲劳试验。图 28 示出了试样 A3、B3 和 D3 的脉冲磁场的反向次数与输出电压的关系。在该图中,输出电压按初始的输出电压值规一化。从图中可以明显看出,对于试样 D,输出电压随脉冲磁场反向次数增加明显地下降。与此相反,对试样 A 和 B,没有发现锁定层的磁记录状态的疲劳。另外,将试样 A3 和 B3 比较,利用反铁磁性耦合的CooFe/Ru/CooFe 三层结构作为自由层的试样 B3 的疲劳少。

如上所述,显然,具有图 3 结构的铁磁性双隧道结元件在用于磁存储装 置磁头装置情况下显示出良好的性能。

另外,在利用 SiO_2 、AlN、MgO、 $LaA1O_3$ 或 CaF_2 作为介电层的情况下也发现同样的倾向。

实施例 4

下面说明在 Si/SiO_2 基板或 $Si/A1NO_2$ 基板上制作具有图 4 或图 5 所示那样的结构的二种铁磁性双隧道结元件(试样 A4 和 B4)的例子。

试样 A4 具有 Ta 底层、由 Ni—Fe/Co—Fe 二层膜组成的第一铁磁层、由 $A1_2O_3$ 组成的第一介电层、由 Co—Fe 组成的第二铁磁层、由 Ru 组成的第一非磁性层、由 Co—Fe 组成的第三铁磁层、由 Ru 组成的第二非磁性层、由 Co—Fe 组成的第四铁磁层、由 $A1_2O_3$ 组成的第二介电层、由 Co—Fe/Ni—Fe 二层膜组成的第五铁磁层、Ta 保护层顺次层叠的结构。

试样 B4 具有 Ta 底层,由 Ni—Fe/Co—Fe 二层膜组成的第一铁磁层、由 $A1_2O_3$ 组成的第一介电层、由 Co—Fe 组成的第二铁磁层、由 Ru 组成的第一非磁性层、Co—Fe 铁磁层/Ir—Mn 反铁磁层/Co—Fe 铁磁层,由 Ru 组成的第二非磁性层,由 Co—Fe 组成的第四铁磁层,由 $A1_2O_3$ 组成的第二介电层、由 Co—Fe/Ni—Fe 二层膜组成的第五铁磁层,Ta 保护层顺次层叠的结构。

试样 A4 按下述方法制作: 将基板放入溅射装置中,待达到设定的初始真空度 1×10^{-7} 毛后,导入 Ar,达到规定压力,在基板上顺次层叠 Ta(5mm)/Ni $_{81}$ Fe $_{19}$ (16nm)/Co $_4$ Fe $_6$ (3nm)/Al $_2$ O $_3$ (1.7nm)/CoFe (2nm)/Ru (0.7nm)/CoFe (2nm)/Ru(0.7nm)/CoFe (2nm)/Al $_2$ O $_3$ (2nm)/Co $_4$ Fe $_6$ (3nm)/Ni $_{81}$ Fe $_{19}$ (16nm)/Ta(5nm). 在纯 Ar 气体中用 Al 靶成膜 Al 后,在不破坏真空的情况下导入氧,通过曝露到氧等离子中形成 Al $_2$ O $_3$.

上述层叠膜成膜后, 利用光刻技术在最上部的 Ta 保护层上形成 100μm

宽的规定的下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。

接着,在除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护层上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工第一 Al_2O_3 以上部分的 $CoFe/Ru/CoFe/Ru/CoFe/Al_2O_3/Co_4Fe_6/Ni_{81}Fe_{19}/Ta$ 原封不动地保持第二保护层图形,利用电子束蒸镀,沉积厚度为 300nm 的 Al_2O_3 膜,然后除去第二保护层图形及其上面的 Al_2O_3 ,在结合部以外的部分上形成层间绝缘膜。

接着,在形成覆盖电极配线形成区域以外的区域的第三保护层图形后,对着表面溅射,进行清洁。在整个表面沉积 A1 后,除去第三电极图形及其上面的 A1,形成 A1 电极配线。然后导入磁场中的热处理炉中。在锁定层中引入单向异性。

试样 B4 按下述方法制作。将基板放入溅射装置中,待初始真空度达到 1×10^{-7} 七后,导入 Ar,待达到规定压力,在基板上顺次形成 Ta (5 mm) /Ni $_{81}$ Fe $_{19}$ (15 nm) /Co $_{9}$ Fe (2 nm) /Al $_{2}$ O $_{3}$ (1.5 nm) /CoFe (1.5 nm) /Ru (0.7 nm) /CoFe (1.5 nm) /Ir -

 $Mn(14nm)/CoFe(1.5nm)/Ru(0.7nm)/CoFe(1.5nm)/Al_2O_3(2nm)/Co_9Fe(2nm)/Ni_{81}Fe_{19}(15nm)/Ta(5nm) 叠层。通过与上述相同的方法形成 <math>Al_2O_3$.

上述叠层膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 $100 \mu m$ 宽的规定下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。接着,除去第一保护层图形后,利用光刻技术在最上部的 Ta 保护层上形成规定结尺寸的第二保护层图形,利用离子蚀刻技术加工第一 Al_2O_3 以上部分的 $CoFe/Ru/CoFe/Ir-Mn/CoFe/Ru/CoFe/Al_2O_3/Co_9Fe/Ni_81Fe_{19}/Ta$ 。接着按上述相同方法形成 Al_2O_3 层间绝绝膜,形成 Al 电极配线,在锁定层引入单向异性。

另外, 为了比较起见, 制作如下所述的试样 C4 和试样 D4.

试样 C4 是铁磁性单隧道结元件,具有 Ta(5nm)/Ni₈₁Fe₁₉(16nm)/Co₄Fe₆(3nm) /Al₂O₃(1.7nm) /CoFe(2nm) /Ru(0.7nm)/CoFe(2nm)/Ru(0.7nm)/CoFe(2nm)/ Ta(5nm) 这样的层叠结构。

试样 D4 是没有反铁磁层结合的铁磁性双隧道结元件,具有 Ta (5nm) /Ni $_{81}$ Fe $_{19}$ (16nm) /Co $_4$ Fe $_6$ (3nm) /Al $_2$ O $_3$ (1.7nm) /CoFe (6nm) /Al $_2$ O $_3$ (2nm) / Co $_4$ Fe $_6$ (3nm) / Ni $_{81}$ Fe $_{19}$ (16nm) / Ta (5nm) 这样的层叠结构。

在图 29 中示出了试样 A4 和 B4 的磁电阻效应曲线。对于试样 A4 在 33

奥斯特弱磁场下, 获得 MR 变化率为 28%, 试样 B4 在 18 奥斯特的弱磁场下获得 MR 变化率为 26%.

图 29 示出了试样 A4、B4 和 C4 的 MR 变化率与所施加电压的相互关系。该图是按电压为 OV 时的变化率的值规一化示出的。从该图中可以清楚地看出,试样 A4 和 B4 的磁电阻变化率降到一半时的电压 $V_{1/2}$ 比试样 C4 的 $V_{1/2}$ 高,随着电压的增加,MR 的磁电阻变化率逐渐减少。

接着把试样 A4、B4 和 D4 放置在螺线管线圈中,在脉冲磁场 40 奥斯特中进行磁化锁定层的磁记录状态的疲劳试验。图 31 示出了试样 A4、B4 和 D4 的脉冲磁场的反向次数与输出电压的关系。在该图中,输出电压按初始的输出电压值规一化。从图中可以明显看出,对于试样 D4,输出电压随脉冲磁场反向次数增加明显下降。与此相反,对试样 A4 和 B4,没有发现锁定层的磁记录状态的疲劳。另外试样 A4 与 B4 相比,利用在磁化锁定层插入反铁磁层的 CoFe/Ir/CoFe/Ir—Mn/CoFe/Ir/CoFe 的七层结构的试样 B4 的疲劳小。

如上所述,显然,具有图 4 结构的铁磁性双隧道结元件在用于磁存储装置、磁头装置情况下显示出良好的性能。

另外在利用 SiO_2 、AlN、MgO、 $LaAlO_3$ 或 CaF_2 作为介电层的情况下也发现与上述相同的倾向。

实施例 5

假定图 7 或图 9 所示的 MRAM, 说明在 Si/SiO₂或 SiO₂基板上制作具有图 32 中所示结构的铁磁性双隧道结元件(试样 A5 和 B5)的例子。

试样 A5 具有 Ta 底层、由 Fe-Mn 组成的第一反铁磁层、由 Ni-Fe/Co-Fe 二层膜组成的第一铁磁层、由 $A1_20_3$ 组成的第一介电层、由 Co_9Fe 组成的第二铁磁层、由 $A1_20_3$ 组成的第二介电层、由 Co-Fe 组成的第三铁磁层、位线(由 Ni-Fe 组成的第三铁磁层,由 Fe-Mn 组成的第二反铁磁层,由 $A1_20_3$ 组成的金属层)顺次层叠的结构。

试样 B5 具有由 Ta 组成的底层,由 Ir-Mm 组成的第一反铁磁层、由 Co-Fe 组成的第一铁磁层、由 Al_2O_3 组成的第一介电层,由 Co-Fe/Ni-Fe/Co-Fe 三层膜组成的第二铁磁层、由 Al_2O_3 组成的第二介电层、由 Co-Fe 组成的第三铁磁层、位线(由 Co 组成的第三铁磁层、由 Ir-Mm 组成的第二反铁磁层、由 A1 组成的金属层)顺次层叠的结构。

如图 32 所示, 试样 A5 和 B5 两者中的任何一个的结合面积比第二反铁 磁性膜的面积大.

上述层叠膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 50 μ m 宽的规定的下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。

接着在除去第一保护层图形后,在最上部的 Ta 保护层上涂敷电子束保护层,利用电子束 (EB) 扫描装置对第一 Al_2O_3 以上的各层进行微细加工,制作结合面积 $1\times 1\mu$ m², $0.5\times 0.5\mu$ m², $0.15\times 0.15\mu$ m² 的铁磁性隧道结,原封不动地保留电子射线保护图形,利用电子束蒸镀沉积厚度为 300nm 的 Al_2O_3 ,然后除去电子射线保护层图形及其上面的 Al_2O_3 ,在结合部以外的部分上形成层间绝缘膜。

接着在形成覆盖电极配线形成区域以外的区域的第三保护层图形后,对着表面进行溅射清洗,再除去 Ta 层,然后顺次层叠 Ni₈Fe₂(5nm)/Fe₅₄Mn₄₆(18nm)/A1(5nm)作为位线的电极配线。除去第三保护层图形及其上部的电极配线。然后引导到磁场中的热处理炉中,在锁定层上引入单向异性。

试样 B5 按以下方法制作。将基板放入溅射装置中,待达到设定的初始真空度 1×10^{-7} 毛后,导入 Ar,达到规定压力。在基板上顺次形成 Ta(5mm)/Ir₂₂Mn₇₈(18nm)/CoFe(3nm)/Al₂O₃(1.5nm)/CoFe(1nm)/Ni₈Fe₂(3nm)/CoFe(1nm)/Al₂O₃(1.8nm)/CoFe(3nm) Ta(5nm) 叠层。通过与上述同样方法形成 Al_2O_3 。

上述层叠膜成膜后,利用光刻技术在最上部的 Ta 保护层上形成 50μm 宽的规定的下部配线形状的第一保护层图形,利用离子蚀刻技术进行加工。

接着在除去第一保护层图形后,在最上部的 Ta 保护层上涂敷电子束保护层,利用电子束 (EB) 扫描装置对第一 Al_2O_3 以上的各层进行微细加工,制作结合面积 $1\times 1\mu$ m², $0.5\times 0.5\mu$ m², $0.15\times 0.15\mu$ m² 的铁磁性隧道结,原封不动地保留电子射线保护图形,利用电子束蒸镀沉积厚度为 300nm 的

 $A1_20_3$, 然后除去电子射线保护层图形及其上面的 $A1_20_3$, 在结部以外的部分上形成层间绝缘膜。

接着在形成覆盖电极配线形成区域以外的区域的第三保护层图形后,对着表面进行溅射清洗,再除去 Ta 层,然后顺次层叠 Co/Ir₂₂Mn₇₈(18nm)/A1 (5nm)作为位线的电极配线。除去第三保护层图形及其上部的电极配线。然后引导到磁场中的热处理炉中,在锁定层上引入单向异性。

为了比较起见,制作以下的试样 C5, 试样 D5 和试样 E5。

试样 C5 是铁磁性单隧道结元件,具有 Ta (5nm)/ $Ir_{22}Mn_{78}$ (18nm)/CoFe (3nm)/ Al_2O_3 (1.5nm)/CoFe (1nm)/ Ni_8Fe_2 (3nm)/CoFe (1nm)/Ta (5nm) 这样的层叠结构。

试样 D5 与试样 B5 的结构相同,即具有 Ta (5 rm) /Ir₂₂Mn₇₈ (18 nm) /CoFe (3 nm) /Al₂O₃ (1.5 nm) /CoFe (1 nm) /Ni₈Fe₂ (3 nm)/ CoFe (1 nm) /Al₂O₃ (1.8 nm)/CoFe (3 nm)/Ir₂₂Mn₇₈ (18 nm)/ Ta (5 nm) 这样的层叠结构。可是与图 32 的结构不同,由上部的 IrMn 组成的第二反铁磁层(和 Ta 保护层)的面积也加工成与结合面积相同。并且,位线只由 A1 层构成。

试样 E5 是不含反铁磁层的铁磁性双隧道结元件,具有 Ta (5nm)/CoFePt(13nm)/Al₂O₃(1.5nm)/CoFe (1nm) /Ni₈Fe₂(3nm) / CoFe (1nm)/Al₂O₃(1.8nm)/CoFePt(13nm)/Ta (5nm) 这样的层叠结构。

图 33 中示出了试样 A5 和 B5 的磁电阻效应曲线。试样 A5 在 29 奥斯特的弱磁场下的 MR 变化率的测量值是 28%, 试样 B5 在 39 奥斯特的弱磁场下的 MR 变化率的测量值是 27%。

图 34 示出了试样 A5、 B5 和 C5 的 MR 变化率与施加电压的依赖关系。在该图的曲线中,MR 变化率是按电压为零 V 时的值规一化示出的。从图中可以明显地看出,试样 A5 和 B5 的磁电阻变化率的值降到一半时的电压 $V_{1/2}$ 比试样 C5 的 $V_{1/2}$ 大,并且 MR 变化率随着电压的增加而减少。

接着把试样 A5、B5 和 D5 和 E5 放置在螺线管线圈中,在脉冲磁场为 70 奥斯特中进行磁化锁定层中的磁记录状态的疲劳试验。图 35 示出了试样 A5、B5 和 D5 和 E5 的脉冲磁场的反向次数与输出电压的关系。在图中,输出电压按初始的输出电压值规一化。从图中可以明显看出,对试样 E5,输出电压随脉冲磁场反向次数增加明显地下降。试样 D5 显示出结合面积越少,疲劳越

严重的倾向,一般认为结合面积少时,由加工损伤使上部磁化锁定层性能下降。与此相反,对试样 A5 和 B5 没有发现磁化锁定层的记录状态的疲劳。因此,显然如图 32 所示那样上部反铁磁层作为位线的一部分的结构是有利的。

如上所述,显然,具有图 32 结构的铁磁性双隧道结元件在用于磁存储装置、磁头装置情况下显示出良好的性能。

另外,在利用 SiO_2 、AlN、MgO、 $LaAlO_3$ 或 CaF_2 作为介电层的情况下也发现同样的倾向。

实施例 6

用与实施例 1-4 同样的方法,在 Si/SiO_2 基板或 SiO_2 基板上制作具有图 1-图 4 所示的基本结构的铁磁性双隧道结元件。在表 1 中示出了这些元件的层叠结构。可以用 Ta、Ti、Ti/Pt、Pt、Ti/Pd、Ta/Pt、Ta/Pd、Ti/Pt、Ti/Pd Ta/Pt Ta/Pd Ti/Pt Ti/

在表 1 中示出了这些试样的 MR 变化率降到 1/2 的电压值 V_{1/2}使自由层(磁记录层) 100000 次反向时的输出值与初始输出值的比。对任何一种试样都得到大的 MR 变化率,MR 随着电压的变化率减少的程度也比铁磁性隧道结元件小,并且即使使自由层(磁记录层) 反复磁化,输出电压也基本上不下降,疲劳也小。

因此,显然把这些元件用作磁电阻型磁头、检测器、磁存储元件是有利 的。

表 1

| 试 样 | V _{1/2} | V (100000) |
|-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|------------------|----------------------|
| | | / V初 始 |
| $Ir_{22}Mn_{78} / Co_9Fe / Sio_2 / Co_7Fe_3 / Sio_2 / Co_9Fe / Ir_{22}Mn_{78}$ | 0. 71 | 0. 98 |
| (18nm) (2nm) (1.8nm) (2.4nm) (1.9nm) (3nm) (20nm) | | |
| FeMn / Co ₇ Fe ₂ Ni / AlN / Co ₇ Fe ₃ / AlN / Co ₇ Fe ₂ Ni / FeMn | 0.7 | 0, 96 |
| (17nm) (3nm) (1.9nm) (2.4nm) (2.1nm) (3nm) (19nm) | | |
| $PtMn / Ni_8Fe_2 / Co_9Fe / Al_2O_3 / Co_7Fe_3 / Al_2O_3 / Co_9Fe / Ni_8Fe_2 / PtMn (16nm) (3nm) (2nm) (1.4nm) (2nm) (1.9nm) (1nm) (2nm) (20nm)$ | 0. 79 | 0. 99 |
| Ir ₂₂ Mn ₇₈ / Co ₄ Fe ₆ / MgO / CoFe / Ni ₈ Fe ₂ / CoFe / MgO / Co ₄ Fe ₆ / Ir ₂₂ Mn ₇₈ (17nm) (3nm) (1.7nm) (1nm) (1nm) (2.3nm) (3nm) (17nm) | 0. 76 | 0. 96 |
| $ \begin{array}{c ccccccccccccccccccccccccccccccccccc$ | 0. 77 | 0. 97 |
| Ni ₈ Fe ₂ /CoFe/ ALN / Co /FeNi ₂ /FeMn/FeNi ₂ / Co /AlN/Co/Fe (1nm) (7nm) (1.9nm) (1nm) (1nm) (18nm) (1.5nm) (1nm) (7nm) (1nm) | 0. 75 | 0. 95 |
| $ \begin{array}{c} \text{Co}_{85}\text{Fe}_{15}/\text{Al}_2\text{O}_3/\text{Co}_7\text{Fe}_2\text{Ni/PtMn/Co}_7\text{Fe}_2\text{Ni/Al}_2\text{O}_3/\text{Co}_{85}\text{Fe}_{15} \\ \text{(10nm) (1.7nm) (2nm) (18nm) (2nm) (2nm) (14nm)} \end{array} $ | 0. 81 | 0. 91 |
| Co ₈₀ Pt ₂₀ / MgO / CoFe / Ru / CoFe / NiMn / Co ₆ Fe ₃ Ni/ MgO / Co ₈₀ Pt ₂₀ (12nm) (2.1nm) (1.5nm) (0.7nm) (1nm) (15nm) (2nm) (2.2nm) (15nm) | 0. 74 | 0. 94 |
| Ir ₂₂ Mn ₇₈ /CoFeNi/SiO ₂ /FeCO ₂ Ni/FeMn/FeCo ₂ Ni/SiO ₂ /CoFeNi/Ir ₂₂ Mn ₇₈ (19nm) (3nm) (2nm) (1.6nm) (15nm) (1.6nm) (2nm) (2nm) (19nm) | 0.71 | 0. 91 |
| $ Ir_{22}Mn_{78}/Co_{9}Fe/Al_{2}O_{3}/FeCO/Ir_{22}Mn_{78}/FeCo/Al_{2}O_{3}/Co_{9}Fe/Ir_{22}Mn_{78} $ (19nm) (3nm) (1.8nm) (1.6nm) (13nm) (1.6nm) (2nm) (2nm) (19nm) | 0. 78 | 0. 98 |
| $Ir_{22}Mn_{78}/CoFe/AIN/FeCo_3Ni/Ir_{20}Mn_{80}/FeCo_3Ni/AIN/CoFe/Ir_{22}Mn_{78}$ (19nm) (2nm) (2. 2nm) (1. 5nm) (17nm) (1. 5nm) (2. 2nm) (2nm) (19nm) | 0. 78 | 0. 98 |
| PtMn/CoFeNi/MgO/FeCo ₂ Ni ₂ /FeMn/FeCo ₂ Ni ₂ /MgO/CoFeNi/PtMn (20nm) (3nm) (2. 2nm) (1. 6nm) (15nm) (1. 6nm) (2. 2nm) (2nm) (20nm) | 0. 81 | 0. 91 |
| CoFeNi / SiO ₂ / FeCo / Ru / FeCo / Ru / Co / SiO ₂ / CoFeNi (15nm) (2nm) (1.5nm) (0.7nm) (1.5nm) (0.7nm) (1.5nm) (2nm) (17nm) | 0. 73 | 0. 97 |
| CoFePt / AlN / Co / Ru / Co / Ru / Co / AlN / CoFePt (15nm) (2nm) (1nm) (0.7nm) (1nm) (0.7nm) (1nm) (2nm) (17nm) | 0. 78 | 0. 98 |
| CoFeNi / SiO ₂ / FeCo / Ru / FeCo /Ir ₂₂ Mn ₇₈ /CoFe/ Ru / CoFe / SiO ₂ / CoFeNi (14nm) (2nm) (1.7nm) (0.8nm) (1.6nm) (17nm) (1.6nm) (0.8nm) (1.7nm) (2.1nm) (14nm) | 0. 78 | 0. 98 |
| CoFe / AlN / FeCo / Ir / FeCo / PtMn/CoFe/ Ir / CoFe/ AlN / CoFe (15nm) (1.4nm) (1nm) (0.9nm) (1nm) (17nm) (1nm) (0.9nm) (1nm) (2.1nm) (15nm) | 0. 81 | 0. 91 |

另外,按照本发明能够产生各层间的原子扩散和混合。例如在溅射时使溅射流强度变大,则认为 NiFe 合金层、Co 基合金层,或者在这些合金层与非磁性层或反铁磁层之间的原子发生扩散。并且还与温度和时间有关,一般认为用热处理也能发生同样的原子扩散。即使发生这样的原子扩散,构成各层的材料仍显示出本发明需要的磁性能,只要包含在明确列出的材料范围内,就在本发明的范围内。

实施例7

下面说明在 Si/Si0₂基板或 Si0₂基板上制作具有如图 1 所示那样结构且 自由层厚度不同的三种铁磁性双隧道结元件(试样 T1、T2 和 T3)。

试样 T1 具有 Ta 底层、由 Fe—Mn/Ni—Fe 二层膜组成的第一反铁磁层、由 CoFe 组成的第一铁磁层、由 $A1_2O_3$ 组成的第一介电层、由 Co_9Fe 组成的第二铁磁层、由 $A1_2O_3$ 组成的第二个电层、由 CoFe 组成的第三铁磁层、由 Ni—Fe/Fe—Mn 二层膜组成的第二反铁磁层、Ta 保护层顺次层叠的结构,作为自由层的 Co_9Fe 组成的第二铁磁层的膜厚设定为 2.5nm.

试样 T1 按下述方法制作: 将基板放入溅射装置中,当达到设定初始真空度 1×10^{-7} 毛后,导入 Ar,达到规定的压力后,在基板上顺次层叠 Ta (5mm)/Fe₅₄Mn₄₆ (20nm)/Ni₈Fe₂ (5nm)/CoFe (3nm)/Al₂O₃ (1.7nm)/Co₉Fe (2.5nm)/Al₂O₃ (2nm)/CoFe (3nm)/Ni₈Fe₂ (5nm)/Fe₅₄Mn₄₆ (20nm)/Ta (5nm)。然后,在纯 Ar 气体中,利用 A1 靶成膜后,导入不破坏真空的氧,通过曝露在氧等离子中形成 Al₂O₃。

上述层叠膜形成后,利用光刻技术在最上部的 Ta 保护层上形成规定的 100 μm 宽的下部配线形状的保护层图形,利用离子蚀刻技术进行加工。

接着,除去保护层图形,然后利用光刻技术或电束蚀刻技术和 RIE 在最上部的 Ta 保护层上形成规定结尺寸的 Ti 硬掩膜,利用离子蚀刻技术加工第一 $A1_2O_3$ 以上的部分的 $Co_9Fe/A1_2O_3/CoFe/Ni-Fe/Fe-Mn/Ta$ 。通过该工序使结合宽度发生不同的变化,在形成结合宽度为 1μ 以下的元件的情况下,利用电子束蚀刻技术。在结合部以上形成保护层图形,利用溅射法或等离子 CVD 法沉积厚度为 300nm 的 SiO_2 ,然后除去保护层图形及其上面的 SiO_2 ,以便在结合部以外形成层间绝缘膜。

接着,形成覆盖电极配线的形成区域以外的区域的第三保护层图形,然

后,对着表面溅射进行清洗,在整个面上沉积 A1,除去保护层图形及其上面的 A1,形成 A1 电极配线。然后导入磁场中的热处理炉中,在自由层上引入单向异性。

试样 T2 除了作为自由层的 Co_gFe 组成的第二铁磁层的膜厚为 7mm 以外,与试样 T1 的制作方法相同。

试样 T3 除了由作为自由层的 Co₉Fe 组成的第二铁磁层的膜厚为 17nm 以外,与试样 T1 的制作方法相同。

图 36 就试样 T1、T2 和 T3 示出了元件的结合宽度与自由层的反向磁场的关系。在该图中,横轴表示结合宽度 W 的倒数 (1/W),如图 36 所示那样,无论哪一个试样的反向磁场都是随着结合宽度的减少而增加。这意味在 MRAM应用中写入时的电功率的消耗随着结合宽度的减少而增加。然而在自由层膜厚薄的试样 T1 中,直线的斜率小,随着结宽的减少反向磁场的增加受到限制。另外,在自由层的膜厚比较厚的试样 T2 和 T3 中,随着结宽的减少反向磁场的增加显著,在 MRAM 应用中写入时的电功率消耗显著增加。在此,着眼于用当前的加工技术获得的结合宽 0.25 μ m (1/W=4)的元件比较反向磁场。对试样 T1,反向磁场小于 100 奥斯特,还能适应今后进行的微细化。另外,对试样 T2 和 T3,反向磁场超过 100 奥斯特,用在 MRAM 中写入时的电功率消耗已相当高了,很难对应进一步的微细化。

图 37 示出了试样 T1, T2 和 T3 的 MR 变化率与施加电压的关系。该图中的 MR 变化率是按电压为零 V 时的值规一化示出的。对于自由层的膜厚薄的试样 T1, MR 变化率的值降到一半时的偏磁电压 $V_{1/2}$ 超过 9.9V, 偏磁的依存性受到抑制。另外,对于自由层的膜厚比较厚的试样 T2 和 T3, 如果与铁磁性单隧道结元件相比,偏磁依赖性小, $V_{1/2}$ 不足 0.8V, 与试样 T1 相比明显差。

从图 36 和图 37 可以明显看出,自由层的厚度越薄,越能抑制随着结合 微细化的反向磁场的增加,还能改善偏磁的依赖性。如果自由层的厚度在 5mm 以下,则 0.25 μ m 的通常元件的反向磁场可以被抑制在 100 奥斯特以下,并且还可以改善 MR 变化率与偏磁的依赖性。然而,如果自由层的厚度不足 1mm 时,则自由层变得不连续,因铁磁性粒子扩散在介电层中而有变成所谓的颗粒结构的担心,其结果使结的性能控制变得困难,因微粒的大小在室温下变成超常磁性,还引起了 MR 变化率严重下降的问题。因此自由层的厚度最好

为 1~5nm.

实施例8

下面说明在 Si/SiO₂基板上制作图 14 所示那样结构的 MRAM 的例子。在 Si 基板 151 上利用等离子 CVD 形成 SiO₂ 膜,利用波形花纹工艺形成字线 152,即涂敷保护层,利用光刻形成字线图形,利用 RIE 在 SiO₂ 上加工四槽,利用 镀敷法在凹槽内埋入 Cu,然后通过 CMP 进行平坦化,形成字线 152。然后,利用等离子 CVD 在字线 152 上形成厚度为 250nm 的 SiO₂ 层间绝缘膜。

将该试样放入溅射装置中,待达到设定的初始真空度 3×10^{-8} 七后,导入 Ar,达到规定的压力后。在 SiO_2 层间绝缘膜上层叠 Ta 底层 $/Cu(50\text{nm})/Ni_{81}Fe_{19}(5\text{nm})/Ir_{22}Mn_{78}(12\text{nm})/Co_{50}Fe_{50}(3\text{nm})/Al_2O_3(1\text{nm})/Co_9Fe_{10}(2\text{nm})/Ni_{81}Fe_{19}(1\text{nm})/Co_{90}Fe_{10}(2\text{nm})/Ru(0.9\text{nm})/Co_{90}Fe_{10}(2\text{nm})/Ni_{81}Fe_{19}(1\text{nm})/Co_9O_9Fe_{10}(2\text{nm})/Ru(0.9\text{nm})/Co_{90}Fe_{20}/Ir_{22}Mn_{78}(12\text{nm})/Ni_{81}Fe_{19}(5\text{nm})/Au 保护层。在统 Ar 气体中,利用 Al 靶形成 Al 膜后,导入不会破坏真空的氧,通过曝露在氧等离子中形成 Al₂O₃。$

在上述层叠的膜上形成 Si₃N₄膜,涂敷保护层通过光刻形成保护层图形,利用 RIE 形成规定金属配线 153 的硬掩膜后进行离子蚀刻,加工层叠膜,然后除去保护层图形。

接着涂敷保护层,利用光刻技术形成规定结尺寸的保护层图形,利用离子蚀刻技术加工第一 $\Lambda l_2 O_3$ 以上部分的层叠层,形成 TMR 元件。把 TMR 元件的单元尺寸整个变成 $0.4 \times 0.4 \mu$ m². 然后除去保护层图形。

接着,通过等离子 CVD 形成 SiO₂ 层间绝缘膜,利 CMP 磨削到 250nm 后,进行平坦化。在整个面上层叠 Cu、绝缘膜和 Cu。在该层叠膜上形成 Si₃N₄ 膜涂敷保护层,利用蚀刻技术形成保护层图形,利用 RIE 形成硬掩膜,然后进行离子蚀刻,形成位线 154,层间绝缘层 155 和第二字线 156。然后将试样引导到磁场中的热处理炉中,在磁记录层中引入单轴异向性,在磁化锁定层中引入单向异向性。

对制得的 MRAM 进行以下的三种方法写入。

(1) 一边在 TMR 元件中注入 1mA 的自旋电流, 一边使 10nsec 的脉冲电流流过字线 152 和第二字线 156, 在磁记录层 115 的容易磁化的轴方向和难磁化轴方向施加电流磁场。

- (2) 只向 TMR 元件注入自旋电流。
- (3) 使字线 152 和第二字线 156 上流过 10nsec 的脉冲电流在磁记录层 115 的容易磁化轴方向和难磁化轴方向施加电流磁场.

另外, 将用于在磁记录层 115 的难磁化轴方向施加电流磁场的脉冲电流 恒定地选为 10nsec, 3mA.

进行写入后,在 TMR 单元中流过直流电流,通过输出电压是否变化来判断磁记录层 115 的磁化反向。

对本实施例的 0.4×0.4μm² 这样尺寸的 TMR 元件,如果采用 (2)的向 TMR 元件只注入自旋电流的方法,即使使电流值增加到 10mA,也没有观测到 磁化反向。如果采用 (3)的向磁记录层 115 的容易磁化轴方向和难磁化轴方向施加电流磁场的方法,则为了使磁记录层 115 的磁化反间,必需使用于在磁记录层 115 磁化容易的轴向施加电流磁场的电流增加到 4.3mA。

与此相反,在方法(1)中,边流过1mA的自旋电流,当边使用于在磁记录层115的磁化容易轴向施加电流磁场的电流增加时,确认在2.6mA的电流值下磁记录层115的磁化反向。另外,显然通过改变在磁记录层115的磁化容易的轴向施加电流磁场的电流方向和流过TMR元件的自旋电流方向,可以在上述原封不动的那样小电流下反复进行磁记录层115的磁化反向。

这样,如果采用本实施例的MRAM的结构和写入方法,则因具有适合于自旋电流注入的结构,而可以使流过用于施加电流磁场的配线上的电流和在TMR元件上的电流减少。从而使即使随着MRAM的高密度化配线宽度和TMR元件尺寸变小、也能防止配线熔融或隧道层破坏,还使可靠性提高。

实施例 9

下面说明制作图 16 所示那样的磁电阻元件的例子。利用磁控管溅射装置,在热氧化 Si 基板上顺次层叠由 10nm 的 Ta/10nm 的 NiFe 组成的底层、由 50nm 的 IrMn 组成的反铁磁层 161、由 1.5nmCo₉Fe 组成的第一铁磁层 162、由 1.5nm 的 Al_2O_3 组成的第一隧道绝缘层 163、由 1.5nmCo₉Fe 组成的第二铁磁层 164、由 0.8nmRu 组成的第一非磁性层 165,由 1.5nmCo₉Fe 组成的第三铁磁层 166、由 0.8nmRu 组成的第二非磁性层 167、由 2.0nmNiFe 组成的铁磁层 168、由 1.5nmCo₉Fe 组成的铁磁层 168、由 1.5nmCo₉Fe 组成的等运统层 168、由 1.5nmCo₉Fe 组成的第二铁磁层 168、由 1.5nmAl $_2O_3$ 组成的隧道绝缘层 169,由 1.5nmCo₉Fe 组成的第五铁磁层 170,由 50nmIrMn 组成的反铁

磁层 171.


在该元件中,由第二铁磁层 164,第一非磁性层 165,第三铁磁层 166,第二非磁性层 167,铁磁层 168b,第 4 铁磁层 168 构成磁性记录层 172.在该磁记录层 172中,第二和第三铁磁层 164、166 通过第一非磁性层 165 反铁磁性耦合,第三、第四铁磁层 166、168 通过第二非磁性层 167 反铁磁性耦合。NiFe 铁磁层 168b 是为了使第三铁磁层 166 的磁化值 M3 与第二和第四铁磁层 164、168的磁化相加的值 M(2+4)互相不同而设置的。


不破坏真空地形成所有的膜。构成第一和第二隧道绝缘层 163、169的 Al₂O₃ 通过溅射 Al 金属后,通过等离子氧化形成。底层,第一反铁磁层 161 和第一铁磁层 162 通过 100 μ m 宽的具有下部配线形状开口的掩模成膜。变换成第一隧道绝缘层 163 的 Al 通过具有结合形状的开口的掩模成膜。第一隧道绝缘层 163 以上的各层通过与下部配线垂直的方向延伸的 100 μ m 宽的具有上部配线形状开口的掩模成膜,在这些步骤中,在真空室内更换这些掩模。在此把结合面积取为 100×100 μ m²。并且在形成膜时施加 100 奥斯特的磁场,在膜内引入单轴异性。


就该磁电阻抗元件而言,在利用四端法测定磁电阻时,在各端约为 100 奥斯特的弱开关磁场下观测磁电阻抗变化为 22%。


实施例 10


通过利用光刻的微细加工,制造具有与实施例 9 同样的层叠结构、并且比实施例 9 的结构面积小的磁电阻元件。隧道结的面积为 5×5 μ m², 1×1 μ m²或 0.4×0.4 μ m²。在对这些磁电阻元件,利用四端法测定磁电阻时,分别在 12 奥斯特, 25 奥斯特, 35 奥斯特这样弱的磁场下观测磁电阻变化。这样,即使结合面积减少,开关磁场也几乎没有显著增加。据认为是因为利用反铁磁性耦合的层叠磁性膜作为磁记录层,所以产生的抗磁场对元件的尺寸的依赖关系不强。























图 16





图 17






图 19

